|
Dear all,* j+ D X3 i4 a. p6 p1 Z
小弟日前看到一篇 Intel 所作的current DAC
) l5 v& R; P" g0 o1 ]$ P% \/ s+ v0 e2 k( a; K4 L
有許多地方看的不是很懂,上來尋求各位大神" J4 C6 `9 v! r2 g) p: j* x
( O" ~, g Z }2 e \問題如下,
+ D7 }5 v! z) ]6 P3 _# V, F( ~- {9 b. J `7 N [8 i) z
1. class-B current DAC 中的class-B是指正負半波分別使用 P/N current DAC 所驅動嗎?(類似一般class-B放大器的意思)還是另有class-B current DAC 的架構意思?
+ l" D1 v( _: P/ P! a9 ^/ |( r( B P+ u8 c8 z$ ~3 ~& n
2. 據我所知,一般使用 Redundancy with <2 radix 的技術是放在SAR ADC 使用,目的是為了校正SARADC 內部 DAC 靜態錯誤,與一些容忍範圍的轉換錯誤. 但如何使用再純 current DAC ?
' E8 X/ a8 L# h# n! w* ?* A
" n4 b" q) \; `8 [+ V5 }- P. P3.如附件上,paper上 Intel 有畫出DAC 的 Simplified schematic, 其中他所是用的 current cell 的大小為 4 , 7 , 13 ....... 1479 2947 的排列組合. 研究了一個禮拜還是不懂 如何使用 Redundancy with <2 radix 這些 組合,上來求助大神
3 a: z d# O; A4 f! Q8 v
8 ?4 o- `% u/ U* t/ k4.如附件上, 一開始他使用 12 bit 的資料輸出 經過 DECODER 分為 兩入 11 bit 資料 到這我還能理解, 精彩的地方來了!!!經過 buff 之後送到 current DAC cell 時 又變成了12 bit , 注意一看 DP0~DP11 ...... . {) [) Z7 L; K5 ^
3 }" R9 q: M( Q5 U
小弟我才疏學淺,麻煩各位大神多多指點
. E( ~, [5 K$ s7 `
8 [$ ?/ M7 m8 X' W `- D感謝 感謝) Z! P8 v( `; Q! m- M; K
9 F0 w9 Y( D4 \4 v7 Q9 qAllen.% w7 Z) o8 [; o! ~- C/ J
7 T5 ?% L1 k1 h8 @. _# ~# \9 @. j8 E' c4 L. g4 w5 y" ?8 ~0 i3 b
5 t% d0 w* p7 I) u; l% b& g, w# E! w4 {, F% N+ ?( B
|
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|