|
Dear all,
8 F. q, k# C5 r8 u小弟日前看到一篇 Intel 所作的current DAC
* u( \6 M4 x, q" P
* Q- n+ F+ t5 d0 E i3 l有許多地方看的不是很懂,上來尋求各位大神
% m" v& i6 O( t" d3 K$ H) ~+ i; w2 g( ~9 k9 D4 N
問題如下,( T# @: D; S6 F1 A; ~
$ P' W/ w, B; A" }- F- t1. class-B current DAC 中的class-B是指正負半波分別使用 P/N current DAC 所驅動嗎?(類似一般class-B放大器的意思)還是另有class-B current DAC 的架構意思?
' T( X* G: a* i6 e6 T2 q2 s3 e! f& y3 \% [! g' ^% y/ C
2. 據我所知,一般使用 Redundancy with <2 radix 的技術是放在SAR ADC 使用,目的是為了校正SARADC 內部 DAC 靜態錯誤,與一些容忍範圍的轉換錯誤. 但如何使用再純 current DAC ?
* g4 o0 ]- E: J8 _$ b3 Y
+ |. [' A+ }1 Y: \0 `3.如附件上,paper上 Intel 有畫出DAC 的 Simplified schematic, 其中他所是用的 current cell 的大小為 4 , 7 , 13 ....... 1479 2947 的排列組合. 研究了一個禮拜還是不懂 如何使用 Redundancy with <2 radix 這些 組合,上來求助大神0 r" J1 {/ K& C: O% ?; ?' J
& k+ z5 g8 C# Y, R- B; @4.如附件上, 一開始他使用 12 bit 的資料輸出 經過 DECODER 分為 兩入 11 bit 資料 到這我還能理解, 精彩的地方來了!!!經過 buff 之後送到 current DAC cell 時 又變成了12 bit , 注意一看 DP0~DP11 ...... 9 b/ p- c3 Q0 r; p
% _& ^" ^7 z8 f0 b& F: n小弟我才疏學淺,麻煩各位大神多多指點
+ k p3 Q& h7 H* [7 `
. v# K( t; t% b: T/ C1 p Y |' V感謝 感謝# p D3 j* v& m% |( C$ j! U' w
- J" F0 z2 L+ u
Allen.
, n4 c$ ?3 ~. a3 B! g& [ y
! S7 j5 W4 t7 R) P) a' W. d! v& P; `, v) g
/ f. p. {! Z1 c6 k
/ k2 S1 d e9 Q1 _; [1 J6 R |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|