Cortex-M0/M3/M4 Source Codes

sinoicboy

Cortex-M0/M3/M4 Source Codes

3 S5 |" @% J8 oiconstart@gmail.com
1 M2 ]( @2 K, E2 w" b
├─AT420-DA-03001-r2p0-00rel0
" p5 L! u$ T6 t  w  i│  └─docs
* P. N: ^8 O; K0 d│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
├─AT420-DC-02008-r2p0-00rel0
│  └─docs
6 K! h7 M& K3 X  @│          DII0194A_cortex_m3_r2p0_csg.pdf
3 J! @; [$ g* J$ ]6 Q│         
6 X0 r7 R' I5 r8 S3 I├─AT420-DC-13001-r2p0-00rel0
│  └─docs

│  │  │          CM3CodeMux.v
1 B" d- U& z. `) u+ b9 u│  │  │          CM3flashmux.v
5 `! I+ I6 \* q& x; u3 Q1 v│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
. P' j  D+ U# T  j│  │  │         
│  │  ├─dapswjdp
1 a- a  u7 W# i1 e│  │  │  │  README_DAPSWJDP
│  │  │  │  
│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
4 y* z- a0 q8 u. i" E│  │  │          DAPDpApbSync.v
1 R8 }5 d. n  ]& U, I2 W0 y' T│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
2 ~  w' V4 X  y; C8 y│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
│  │  │          DAPJtagDpDefs.v
# \* I) G8 [: f- h& z+ j/ l1 K│  │  │          DAPJtagDpProtocol.v
0 ?! k) }+ k1 X$ w8 n. b│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
4 Q3 T% n6 H1 w$ t, ~3 A  D│  │  │          DAPSwDpSync.v
# g' r% ]6 C2 N9 V1 Y1 |& a│  │  │          DAPSWJDP.v
│  │  │          DAPSwjDpDefs.v
│  │  │          DAPSwjWatcher.v
│  │  │         
; H+ _& i8 G# ]0 r. `2 l│  │  ├─models
│  │  │  └─cells
( \' L9 t( P3 c5 n8 T7 _; ^│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
" ]- c! Z6 r) y1 B+ z5 a│  │  │          CM3Sync.v
│  │  │         
: a  @4 o& f, _4 B9 f* P│  │  └─tbench
/ y# @2 K0 O$ D1 P) I" Y$ ^│  │      └─verilog
+ V2 P  M+ H" N# U│  │              AhbToApb.v
! e: C( x. ~0 x. R│  │              AtbLogger.v
( S# o! Q7 P4 `  u! F: C3 S8 C│  │              BusMatrix.v
│  │              ClkReset.v
│  │              CM3BusComparator.v

4 @  G$ r' `- b! ~9 i" @$ |$ c
│      │  │  exclude_list.sc_waitstate
9 \8 Y8 s" w" u2 {
             │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
             │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
             │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
             │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
" P- K; e; n$ z7 i/ u             │      │  
" K/ R2 c, }( ]# \1 u/ x             │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
2 [3 H1 f9 C, z# r- H9 ^" S6 l             │              cells_1.geo
             │              cells_1.pwr
% P4 V/ _$ S' i$ i8 D             │              index.cli
. x- h, P1 P& V; M0 j& L6 {             │              README.TXT
             │              rulesets
6 e- k5 p+ U, m% j" U. c             │              VERSION.TXT
2 r5 w4 E- S/ Y" ]# y             │              vias_1.geo
             │              
! U- H, o6 C; c" v4 a             └─tsmc
2 g+ ]& `, r& K' t3 t1 U0 M                 └─t-n90-lo-sp-002-f1_1_6a_20060914
; x* S1 \8 N3 s9 q& M                     └─6X2Z
                             corner.defs
, g1 H6 {0 Q9 Q& R
! u5 k0 ?9 l; I2 m% K& S, Q├─integration_kit
/ }' x7 W* S9 ]  C8 |# e# F5 y9 ?  `│  ├─logical
│  │  ├─cm0ikmcu
6 [$ u+ Y2 h* P8 Q, n  c, p4 p; V│  │  │  └─verilog
  m/ V/ E! `) I! \6 Y! \$ h│  │  └─tbench
" X( f+ C: _  _$ w7 H│  │      └─verilog
│  └─validation
* f. ~4 p7 ~/ t+ s9 G│      ├─glogs
│      ├─logs
│      ├─mdk
+ X/ ]0 U$ ^+ z" ^5 j; Q│      ├─srpg
│      ├─tests
- k3 O& F  U  |- G$ N0 M0 v2 k" Y3 j│      │  └─CMSIS
! Y6 _$ h( v( E5 }' x" `- K4 }│      │      └─Core
│      │          ├─CM0
5 h! g% P5 t- e  T$ E; O  \( j# U│      │          └─Documentation
4 t" G- o! L4 B/ s' f% }4 I# R│      └─vectors
7 `1 |" L: [4 s) O! A( z├─ipxact
│  ├─busdefs
/ Y# C5 S! E! @4 J% Z6 C1 y1 R( J& `│  │  ├─amba.com
│  │  │  └─AMBA3
# z3 r0 S% k! s3 n, s- [! _│  │  └─arm.com
│  │      ├─CoreSight
/ r" v0 R3 Z9 O( b+ i* K│  │      ├─Cortex-M0
1 \  t2 w, a" o1 Q  y2 u8 h9 Y│  │      └─CortexMCores
│  ├─channels
│  │  └─arm.com
& l! c6 \1 C% K+ M7 ~$ a" u│  │      └─Cortex-M0
│  │          └─rtl
│  └─components
' p5 r$ V# _6 F% O│      └─arm.com
│          └─Cortex-M0