What Verification IP do you plan to use MOST on your current design?

atitizz

Please indicate whether the IP exists internally or is purchased from 3rd-party...
. v: K/ L& y  n; Z0 F( M
4 U- N* {" a/ }, O2 a  i8 f+ P9 nOther (please specify):

sophiew

Job Title igital verification Engineer
Job Category :Semiconductor
Location : Singapore
Job Type : Permanent
# ~7 G  z' T* U$ pJob Description:
0 E" C4 `$ E' @. t7 |4 `Looking for SoC Verification Engineers Experienced in System Verilog Tools

; J& K$ z" p7 R# D* o3 L* u1 K/ t& RResponsibilities:
Constrained-Random Verification using SystemVerilog.
Develop verification environment for DUT,Write and debug tests for DUT using SystemVerilog, Perl, and C.
' R* A2 ~& ?0 r' E0 nDevelop Bus Functional Model(BFM) or using Verification IP(VIP) for tests
+ ?7 g8 F4 h  x/ ?, k- }* e' Y) WDeveloping and reviewing test plans
! U6 p1 i" R8 r( y4 z- j; VWrite coverage monitors to evaluate the coverage of the DUT.
' P0 h7 y: _( r, k/ o* K9 BFormal verification using SystemVerilog Assertion to verify SOC or IP is plus

Requirements:
>4+ ethernet switch background
At least 3-year+ experience on digital design and verification
' d0 ?, Q2 l* ]; H- \' t4 ^1 \7 IExperience on SystemVerilog/VMM/OVM/UVM (UVM is plus)
Familiarity with transaction-level verification at higher-level of abstractions is plus.
+ I- \( F' i8 E' m# PExperiences in developing measurable verification plan.
Proficiency in UNIX scripting languages and utilities such as csh, sed, awk, and Perl.

ritaliu0604

ASIC Verification Engineer (WMAC)
% W) W0 K/ r9 x
公      司：A famous IC company
工作地点：上海
+ A* a5 A% e5 f. p3 _2 t& w  H
The Role:
        ASIC design and verification
) L1 x" i; X6 A/ W8 d% O3 d& |        Work closely with the California teams
        Support chip tape out and bring up

* m0 _# P, m; ^$ y9 q! v9 VRequirement:
        8-10 yrs. experience  
        Knowledge of Verilog / System Verilog & Perl
! N/ H; N9 {0 ?        Has worked on complex project; experience with 802.11 is preferable
        Can work independently - want him to take over MVE
3 a# t$ S- ^$ o6 C        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

ranica

ASIC Verification Engineer (WMAC)

公      司：A famous IC company
$ d3 W, r( f! n" N8 o: w1 ~工作地点：上海
4 D; Q( Q8 h0 R! m$ T' ~
The Role:
/ M! f# ]/ Q' \9 `. j        ASIC design and verification
/ Q1 Q, L$ H- j6 h9 E        Work closely with the California teams
3 r! _) d2 V* I$ Z        Support chip tape out and bring up

5 H7 d! v' x5 v1 P5 @3 c7 XRequirement:
" C; G7 U) t& O5 {% r1 S        8-10 yrs. experience  
1 v% I, c% w& l* h; J3 A( K. C        Knowledge of Verilog / System Verilog & Perl
        Has worked on complex project; experience with 802.11 is preferable
        Can work independently - want him to take over MVE
        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

ranica

IP验证工程师
公      司：A famous IC company
! h& s, ~6 {) O0 B( N工作地点：苏州

职位描述：   
7 \; g' w: \* T' k0 C1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
* m/ }; d) S# f0 ?3. 负责相关技术调研，编写相关开发、测试文档
8 t: K# O+ G' ]8 }2 h4. 负责芯片及应用方案的市场推广和技术支持工作
4 F* w7 q( Y& r, P# P
岗位要求：
. g* M( ~6 B# j8 `1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
8 z" ]9 y' P+ t. K) k+ i# r3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
2 {' e4 Z& L7 w6 w5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
公      司：A famous IC company
6 W7 o: z5 B, z8 \工作地点：苏州
! V5 D: X( g3 i* L6 @: \6 i
职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
$ u+ ^4 l7 M" |2 s1 G; q& g2 S2 a7 T2. 配合IC设计人员完成芯片开发验证工作
+ N( f2 t! K( `. b- h& K3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作

$ n6 c' U8 a+ t9 a* @+ t岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
. m$ ]  }: V( ~  {( _4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
公      司：A famous IC company
工作地点：苏州
& h! ^8 B1 T* g- n3 U, T
职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
8 x+ B: Z, _( ^5 |7 C+ r2. 配合IC设计人员完成芯片开发验证工作
3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作
9 _% e- U- N* _1 J
岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
' C) U: Z8 N# K7 _/ L2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
9 |( j4 }0 `6 O$ u9 Y+ q3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
. s' B5 i1 x9 e- J( ]2 G8 @8 T5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

innoing123

Brocade採用Stratix V FPGA架構的百萬兆位元路由器解決方案為企業決策層提供了：
) [! A2 l/ B) m- e; h& B
, D* s% J) G( O3 q  b9 c•        為軟體定義網路提供高密度100吉位元乙太網路（GbE）、40 GbE和10 GbE路由以及真混合埠模式的OpenFlow支援，靈活的流量控制以回應動態資料流量碼型，滿足了業務需求。
•        可靈活擴展的IPv4/IPv6路由和高階MPLS功能，提供線速100 GbE和10 GbE密度——非常適合網際網路骨幹網路和服務提供者核心網路應用。
* {7 c% T. r  j4 S$ C/ [•        高性能價格比結構，讓管理人員能夠靈活的購買服務和頻寬，進而提高其競爭力。

- z$ h+ L5 r# P" G/ D% mAltera通訊業務部資深總監Dan Mansur評論表示：「Brocade透過其創新路由器不斷簡化並擴展網路基礎設施。我們的FPGA和Interlaken解決方案為Brocade這樣的公司提供的優勢，不僅僅在於滿足了當今資料中心的性能需求，而且其設計方式可以支援未來應用的傳輸量和介面更新要求。」
$ ^* v; D, |% z! J: S
Altera的Interlaken IP核心可以擴展滿足對更大頻寬、更高性能的需求。IP通過了大量的模擬和驗證，能夠可靠的運作在多個內部和客戶平臺上。

innoing123

Brocade在其數百萬兆位元（Terabit）核心路由器中整合了Altera的120G和150G Interlaken IP
  C" D- y- M6 ?+ P! y採用含有Interlaken IP的Stratix V FPGA，Brocade線路模組能夠靈活的根據雲優化網絡進行擴展
% O- Y& {& v0 Y8 N
2014年2月25日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，其Interlaken矽智財（IP）核心通過認證，被Brocade® MLX®系列數百萬兆位元（Terabit）核心路由器選用，開始產品發售，應用於資料中心。Interlaken IP在Stratix® V FPGA上實現，有助於Brocade路由器快速高效的擴展雲端最佳化網路。使用Altera FPGA和IP來擴展雲端最佳化網路，支援企業管理大量的網路資料，並根據結果即時做出決定。

1 I2 P- a2 F3 g  XBrocade公司ASIC和硬體工程副總裁Majid Afshar評論表示：「Altera為我們提供的這一種Interlaken IP設計能夠非常靈活的進行配置，而且非常可靠，滿足了我們各種線路模組配置的寬頻效率需求。這種獨特的配置設計結合我們的服務成本模型基本結構，讓我們的企業和服務提供者客戶獲益匪淺，他們對預算要求非常嚴格，而且需要的服務比較特殊。Altera的Interlaken IP頻寬可以擴展，具有很高的資料效率，滿足了客戶對大資料的需求，同時也滿足了需要透過網路高效率傳輸資料的其他應用需求。」
" ?" w6 ~# U) e; o0 [1 U
Altera採用Stratix V FPGA架構的Interlaken解決方案支援速率高達100 Gbps以上的晶片至晶片資料封包傳送，協助OEM傳送每天產生的近2.5艾位元組（exabytes）資料。Interlaken IP是完全整合解決方案，包括了MAC、PCS和PMA層。

ranica

职位要求
Education & Qualifications
Qualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or Computer Science. Master degree is a plus.
% L2 I, B5 D, p: c& s
7 F3 B! N( T1 T) G. wProfessional Skills and Personal Requirements
7 _, x, t7 |0 s# T- dExcellent communication skills
Highly self-motivated with the ability to effectively work alone as well as in a team
. e0 C  W& u& h0 H0 V1 Q" fMust have the desire and ability to solve problems quickly.
7 A. _* f! d; }  `. s8 aDemonstrate a positive attitude and respect for all members of the team
) o) Q& L) c! p" ^! `  e$ DBe motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success
Willing to travel both domestically and internationally, approximately 30% of time, spending significant periods of time on customer sites and for learning trips.
. w- y. V0 M0 B7 v2 i7 ?Good spoken and written English
Customer related experience is a plus, but 10+ R&D experience is must-have.

" _. v/ f) j) R) x" S5 J" {* iEssential Technical requirements
7+ years experience in IC hardware design. xx SoC tape out experience is a plus.
* F9 b- t+ {% o* MWorking knowledge of ASIC Implementation (Verilog, Synthesis, P&R, and Timing analysis), including relevant EDA tools and methodologies.
Experience at the system architect level with intimate knowledge of bandwidth analysis, low power design, performance optimization etc
GPU experience is a plus.
Consumer application experience is a plus

ranica

FAE
  @: D9 A' q* U* Z) q6 a5 J7 F! p公      司：A famous IC company
工作地点：深圳

Key Responsibilities

$ G: B, M9 Z4 I1 g* \4 }( lScope prospected and qualified IP opportunities develop strategies and processes to increase IP licensing and design wins opportunities.
( I$ u/ @9 \; a
: ]2 |& e, \. a4 t. pRemove technical obstacles and provide a path to increase IP licensing and design wins opportunities.
0 Z1 S4 D* h6 j8 p/ E
5 H3 X0 S* ?$ A! Z- W2 QPresent and demonstrate technical details of xx products to customers.  

3 A' b$ E' o1 B- y8 {3 O7 WProvide technical support in pre-sales opportunities as well as ownership of customer support process.  
  Y" U3 r9 R5 h5 F& w: u; E. M" q
Provide appropriate product recommendations to meet customer requirements
0 k! z5 I# T0 O! R2 p) Q8 s% {
  ^; ?6 z& k9 \) ]) d- ~* [7 DProvide system design expertise and first pass architectural planning for products in early design stages

ranica

职位要求
全部或部分满足以下条件者优先考虑：
1.有在大型asic公司工作经验，深入理解其企业文化。
) l+ R2 w( B4 k+ X+ S& x7 t2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。
& Y  b9 ^( q7 |% R+ f3. 丰富的fpga emulation经验，能熟练进行板级debug，编写调试简单driver。
$ \: y; h: |9 s/ p  q' l( i8 v4．对芯片系统架构有一定理解，能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验：
) A& M0 }2 ]0 D0 G3 ~" wARM/MIPS/8051 CPU及其架构,
: `8 |+ s; D. WAMBA(AXI/AHB/APB) 总线、OCP,  
USB(3.0/2.0/1.1,  
NAND/Nor Flash/S-flash controller
DDR（2.0/3.0）controller/PHY
! K7 o; y% l  G4 c, W- Plow power design,  
chip level clock/reset generation and control,  
+ j" Z6 S) [0 l" J! ?SD card controller, SATA,sim card  
soc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART),
Ethernet,  
JTAG, etc.

ranica

ASIC工程师
8 M: ^) D6 p" R公      司：High-technical IC supplie with commercial FPGA intellectual property
工作地点：北京

职位描述
1.微电子相关专业硕士学历, 3+年ASIC前端工作经验（不含在校、实习）;  
2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。
% [3 o3 O' ^4 Y* U' [' P, v4 c3.精通verilog语言，能够独立完成verilog module design，拥有良好编程习惯codingstyle。
4.能够独立完成单元级仿真，在系统仿真中承担部分工作。
5.至少1次成功流片经验。
5 D! P" g$ F: d& }- N6.对synthesis、sta、dft等有一定了解。
7.良好的团队合作精神