|
除24 ~' z% s. j$ }: d8 j
module div2 (
% W* ?3 T2 H+ r. q! k2 E input clk, // Clock 輸入腳位8 o& i$ v6 x% b& x( N1 _8 Y7 Y" V
input rst_n, // 重置 輸入腳位
$ K! v& X; S8 t' `& D! Y6 f output reg o_clk // 除頻後Clock 輸出腳位( ?% R0 @% E, e) q6 n: i5 `$ r
);
& Y0 h M0 O$ g : D4 H# t: G4 r, y
always@(posedge clk or negedge rst_n) begin // posedge 正源觸發;negedge 負源觸發3 _2 m" g5 {: @/ a3 D
if (!rst_n);
$ q5 a; q" y% X9 D o_clk <= 0; //當rst_n=0時,o_clk=0
# R+ Y8 o2 u# ~( |6 v else w5 _$ U5 F- U7 S' G$ {
o_clk <= ~o_clk; // o_clk 反向(not)1 o* y6 ^/ D8 }- b. c
end
! O2 J! B9 c- C: Jendmodule //endmodule程式結束1 t2 l" W1 l, ~+ [+ s+ q) G
% d8 I6 \* @, A0 ^& p+ c# m2 O
3 y% M0 V, B/ K* B! ?* p6 O2 h4 F
( m; o+ h4 F) L, Q' M; E! m7 R有錯請指正! |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|