|
|
本帖最後由 sieg70 於 2015-4-9 04:42 PM 編輯 $ p; `7 T; P: E' c# Q
) L# z( Q8 u8 q. A
你的經歷只能說是數位ic設計中的一環 (prototyping). 5 y/ {7 B; t8 x* a+ D, @! k
! U. n4 }; S% l
數位ic設計, 以學理上大致分 design entry , synthesis, PAR 這幾個過程
& ~1 [ G1 J' z" k3 J* D其中每個環節都有不同公司的產品可以選用, 比如 synthesis 這環就有synopsys的 design compiler 跟 cadence的RTL compiler5 ]% \9 w9 }& Y) K4 Y
還有在各環節間還有驗證的問題, 從simulator到更完整的 prototyping, 也有不同的公司在做.( Q6 y6 p: [' C! ]
所以, 只要是做ic設計的, 一定都會組合出一條 完整的 tool chain, 從最前面的 design entry到最後面的 PAR, validation, 都會選好 tools, 這就是所謂的 DESIGN FLOW.(有錢的公司就會買比較powerful (貴森森)的工具, design flow也會更完整, 沒錢的公司買的工具就比較陽春, 就要靠員工的肝來補...噁, 我不小心講出來了...)
( J, M. ~* p- w+ a& L設計會成為一個流程, 你要一步一步走, 這其中又會牽涉到管理, 工具程式 (都是為了降低成本與開發時間, 及提升效率) 以避免投片後生產出來會哭哭....9 K8 Q, Q$ u2 c7 I/ R8 ?
/ s; q e+ q* e4 J) |
而根據你所說的部份, 是最後面validation過程中, 大都會採FPGA protyping的方式來確定所設計的電路功能是否work, 來決定是否再往下走 (看要不要下線): {) Y0 \3 e0 F1 |9 {$ ^3 |4 V+ i
$ }% ]! h* Q8 b% c* @6 B若要更清楚的話, 請到CIC去上課, 投資一下自己.- D5 Q- g1 d; V# u6 F& w# V" q
7 z2 v, H% `- v. l) A1 w8 |, P
- |) q5 ]8 G9 ~; j+ ]4 s
8 U' q5 ^: K" F5 j
, l1 |* g' a. r7 b
9 y$ m8 W7 D9 s" I" H7 c: Q! M, r, q0 s/ R- e0 L
|
|
IP卡
狗仔卡
發表於 2015-4-9 16:40:27
顯身卡