設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 用Verilog撰寫(浮點運算)開根號的電路
返回列表 發新帖
查看: 11180|回復: 0
打印 上一主題 下一主題

[問題求助] 用Verilog撰寫(浮點運算)開根號的電路

[複製鏈接]
跳轉到指定樓層
1#
發表於 2012-12-12 21:23:35 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
本帖最後由 key456456 於 2012-12-12 09:31 PM 編輯
' u; ^& P, A4 P, `3 y! `# R7 L
! o+ h* g1 ]* \' y% S/ h7 L請問大大們有沒有sqrt的code" d, p/ z) j# }9 c% U
) ~' D" Z3 z1 \( I: t
想看看研究一下+ G* |) W( j: E

( Q) c/ Q4 O7 {+ k; o, k自己實力不夠寫不出來
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 02:23 PM , Processed in 0.100513 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表