|
推薦
樓主 |
發表於 2012-9-15 12:56:57
|
只看該作者
├─doc
7 k% s2 ^' Z6 w" t |) A) u- | `│ ├─Cortex-M0_TechnicalReferenceManual_Frame
7 m$ G- D/ Q* }' u│ │ └─graphics; z- k o/ S' E$ ^, i2 d" n N& T4 o
│ ├─Cortex-M0_UserGuideReferenceMaterial_Frame
1 P) ~) O6 c" W. c: r: M│ │ └─graphics( @* k {5 S/ R9 a- ^( R
│ └─Cortex-M0_UserGuideReferenceMaterial_XML
) r( y' G) p9 J. L* M4 v│ └─graphics4 U) U; f4 H! p( O: k: t- @1 Q. h
├─implementation) w6 U5 j2 \& H/ N. i* e! \2 G
│ └─vectors; W) y* ?8 s0 t' \/ ^
│ ├─CORTEXM0IMP
D' F6 m, y& o( e& ~│ │ ├─crf0 n8 X; J- n8 F
│ │ ├─srpg
- A1 Y3 C4 @8 _│ │ └─tbench% u" ?: }( ~: d; W8 t( v
│ │ └─logs
7 ~$ ~0 S' ?- \9 `│ ├─CORTEXM0INTEGRATIONIMP
) d& |" M- k* J2 n( H1 Y: b! J│ │ ├─crf
7 r+ Y) D7 O0 g3 m│ │ ├─srpg8 v7 h) A D) M9 f1 J: |
│ │ └─tbench$ X' r( E8 T( ], x
│ │ └─logs
+ D$ N$ X: ~ g) b│ └─tools
+ l2 w6 `& U9 P% m8 d7 K│ └─VerilogCrf
9 j' B7 ?5 g( X├─integration_kit
# Y, C, B% g4 K; C9 g8 r3 u│ ├─logical
7 p, l+ i3 ~# V9 q; T│ │ ├─cm0ikmcu
: k5 R! w+ [2 `! O( `* q* g0 P│ │ │ └─verilog
% W9 h C( s4 F y" }! i│ │ └─tbench' N' \, {: \2 c" e) o
│ │ └─verilog
- A" ~& W" d! X│ └─validation6 b! C" U. Y/ R/ t+ o* ?3 S
│ ├─glogs
) D1 X" |: W3 ^9 f0 z│ ├─logs
% B! l" J# l. s0 X1 \│ ├─mdk% I3 c" D( S6 S9 t0 f. V7 q, O) d( J
│ ├─srpg0 x5 q6 H$ L: i
│ ├─tests: |7 W! T Q6 s4 C% J9 y( q5 W* @
│ │ └─CMSIS
5 _* ?$ b5 F, o│ │ └─Core# a) c) y" c: m, @" ]3 T5 r
│ │ ├─CM0# Y7 [5 n$ ?* i+ [8 K# d
│ │ └─Documentation
) ?7 X: j& _' e! h) J│ └─vectors( e( s9 n4 f" m5 H) Z2 k. f& V
├─ipxact" b: ]4 C' E0 T1 l9 z
│ ├─busdefs: A; P- f- a+ C8 f8 L
│ │ ├─amba.com
/ U6 [. P: k! s u. I' P! e3 |│ │ │ └─AMBA3
& [+ A+ M' r, U( m% F0 p; R ^, K6 B│ │ └─arm.com& \/ _9 o2 m7 O3 `
│ │ ├─CoreSight
/ n* S* p- I# s% X5 u8 s. e│ │ ├─Cortex-M0
i6 Z! V4 t8 v, a│ │ └─CortexMCores/ l) X+ {" o7 S$ R6 Q
│ ├─channels
" B8 z" G' o9 y! g* j│ │ └─arm.com# a1 H8 M# [( ~3 i8 @: p
│ │ └─Cortex-M0
; d$ E. r- L0 m! P, n! l│ │ └─rtl7 G# Z. Y7 v( c$ C5 H+ t6 z! P `
│ └─components
$ R* M' n# ~8 k' u' a│ └─arm.com; P$ ^4 R' l. j0 j: @0 I
│ └─Cortex-M0' z* X4 ^- c. \" D1 U
└─logical; P( u- w. z% b% r% q, E
├─cortexm0
$ ?' U( m" d4 N │ └─verilog. C9 R; d* V" I& R
├─cortexm0_dap9 E7 B$ ?, y# O" J/ |: w/ ?, t
│ └─verilog
, z' _: K1 x+ n9 ~, s8 I$ c) F ├─cortexm0_integration, h1 B0 Y- o5 U1 O, [; V! Q
│ └─verilog, _' m3 e+ N% p7 b+ x- z7 j# Z
├─models
) x4 S9 ]! M& a: t) z │ ├─cells
3 x+ ` Y+ `2 G- Q+ P$ p │ ├─cpf X) T# S" W& T8 ]
│ ├─upf$ O5 @/ v: e }6 d5 ]6 m. L$ l
│ └─wrappers
7 G T: l' H# u4 Y └─ualdis. D2 y4 O* T+ `, z1 i9 a
└─verilog |
|