|
台積電設計建構行銷處資深處長Suk Lee 表示:「藉由創新來實現最佳的新製程技術,一直是台積電與新思科技長期合作的重點。而為了因應3D電晶體的複雜性(complexity),我們提前布局並擴大與新思科技的合作,以發揮FinFET技術的價值。有了通過台積電認證設計自動化工具,雙方的客戶便可充分利用FinFET技術。」
5 Q( }4 }2 Z A6 p. s- g ?: V2 X' |* g L# h
新思科技設計事業群產品行銷副總裁Bijan Kiani表示:「針對N16 FinFET製程開發的Galaxy設計平台V1.0認證是台積電與新思科技在創新技術上合作的成果。我們與台積電以及許多共同客戶一起合作,開發出完整、有效率以及經過驗證的流程(flow),讓設計人員能充分利用FinFET技術,開發出最先進的設計。」 1 U( w5 i, T* y/ ]& ?
! K) ~0 n5 y7 i# \ j# C: V+ p關於台積電N16 V1.0認證解決方案
9 n$ x$ l& U' ]3 m( o4 D$ ~% P' j; x* ]# ^$ |7 ^ ?
新思科技Galaxy™設計平台提供支援台積電16奈米FinFET製程的工具與方法論,包括:
$ m0 s6 L F' [$ v! N
" [! T3 W0 b3 U( s· IC Compiler:先進技術支援16奈米FinFET量化規則(quantized rule)、FinFET格線置放規則(grid rule)以及先進的優化方法論,包括PBA與 GBA時序關聯及低電壓保持時間(hold time)校正,以達最佳效能、功耗及面積。" o3 C! w* b, x* e
" h/ O P: g G; }: O/ X· IC Validator:利用DRC及DPT規則檢查(rule compliance check),檢驗FinFET參數,包括邊界(fin boundary)規則和expanding dummy cells。
4 B7 L/ Z- M! k; Z- x! i4 J& P* C+ y E4 Y
· PrimeTime:先進波形傳播(waveform-propagation)的延遲計算(delay calculation),提供FinFET製程所需的絕佳STA簽核(signoff)正確性。
+ Z# f% L) I+ _
% n: e; x) ]( g1 S6 o· StarRC:首創使用FinFET「實際剖繪資訊(real profile)」,為正確的電晶體層級(transistor-level)分析,提供最準確的MEOL(middle-end-of-line) 寄生元件參數擷取(parasitic extraction)。* Q/ B8 b2 e' s, Y
9 _5 h) r1 m e7 p; ~· HSPICE、 CustomSim 和FineSim:針對最新FinFET設計進行的FinFET裝置建模(device modeling)及精確電路模擬。此外,CustomSim具備新的電子遷移效應(electromigration)和IR電壓降(IR-drop)分析。9 `+ R* W$ \8 `' b2 s1 ~% w
7 q, k& R7 Q7 f+ ]' x· Laker:支援複雜的FinFET鄰接規則(abutment rules)、雙重曝光(double-patterning)、MEOL中段層和其他先進節點的設計要求。 |
|