ldo電路模擬psrr所遇到的問題

ziv0819

如圖：

模擬的電路為一最基本型的ldo電路
( @& L  E' X5 C" }- x外掛電容1u~外掛esr電阻1歐姆
, q% }4 p1 S) a: T" M沒有使用其它的補償方式！
. X  ^* r9 h' ^& Z9 t  O6 {到底是什麼原因造成高頻時又會折回來的狀況？？
4 I. p+ @& y& }' _3 h8 F看其它論文模提ldo的psrr時也不會像我這樣折回來！
. \( r0 P# X7 o- r" c- V8 z5 c8 C2 j有大大可以幫我解答嗎？感恩！

ziv0819

目前在allen的書上有看到討論op的psrr
高頻會折回來的現象是因為
" Q+ f7 I  i9 R% @& I# B在計算transfer function的時候出現一個pole二個zero
所以這種現象是正常的~
只是我想不通~高頻的什麼物理現象會讓他可以折回來？
讓psrr在高頻時又變好

billlin

你可以參閱這篇rincan-mora的paper,大意是說PSRR有一個pole與兩個zero,
& w. L( ]; r: o  x一個pole是放大器的主pole(dominato-pole)
一個zero是放大器的頻寬(UGBW)
一個zero是放大器的第二個pole(Pole2)
所以PSRR會到主pole時變差,到UGBW的頻率時要開使變好,到pole2後又下去.(PSRR又變好)

lu8169

外掛esr電阻1歐姆太大囉,正常5~30m歐姆

ziv0819

嗯~大大給的paper之前有看過~感謝！
, R# N( c2 m; }1歐姆真的很大~只是用來直接穩定ldo
5 F+ J) e  b( I' D( j正常模擬確實如大大說的不能用這樣的阻值！