LDO電路paper看到的一些問題！

ziv0819

這部份是說明esr補償的部份！
有些東西我看不懂想請問各位大大！感謝！
The incomplete pole-zero cancellation may
lead to instability of the LDO in the worst condition. Small
pole-zero frequency mismatch within the unity-gain frequency
can  degrade  the  quasi-linear  transient  settling  behavior  [6],
9 y# D- n9 f2 ?# L* Y[7] of the LDO upon load switching. Even worse, if the ESR
: `' V" E9 _6 b4 ^zero  approach  is  adopted,  the  resistor  leads  to  large  output
overshoots and undershoots during massive load-current step
changes especially when a low-value output capacitor of
; S: `; H% j, e7 N: Emicro-farad range is used.
- q: a: P" e5 n1 c3 k4 V1 r/ B
我自已想這段話大楖是說明
) z. x( x. I# @  F3 F若是esr補償點跑掉的話
在esr電容較小的情況下~
9 @6 Y+ |$ q# ?5 O輸出的暫態電壓反而會因為esr補償的電阻而產生大的跳動
(overshoots and undershoots指的是跳動吧？？)
不知道這樣是不是正確的意思？？
8 V5 D0 J/ A# z另外紅色字體部份有大大可以幫我翻譯一下嗎？？
不太懂紅色字體正確的含義是什麼？？感恩！

另外想問一下~如果本文真的是我想的這樣的話！
有大大可以告訴我為什麼esr電阻會讓跳動變大嗎？
是否有paper在說明這個部份的原理？
2 z& |3 o) a. B  W, k3 V這個現象有什麼特殊的名詞嗎？？謝謝！

billlin

是指一般設計者會用一個zero去抵消一個pole,而使PhaseMargin變足夠,
但如果這個pole與zero都是在unity-gain-freq內的話(一般設計情況都是這樣),
5 A9 K7 G7 u# g7 [由於zero不可能跟pole很精確的抵銷,
所以會造成pole-zero doublet,(有量化的公式,可以goolge)
) b% o5 i8 Z  I% p. g這樣會使Transient time變長,
3 m" S: R" v. f即使設計的LDO單位頻寬是很寬的.
令一個是ESR zero在Load transient時.會造成壓降與呀昇
可參考attatched file

ziv0819

原來有這麼多東西是我還不懂的！
; H% [1 K) Z' ~/ P0 t" J$ L看來還需要再多多找尋這些東西的相關data
/ C& G9 p% X  w" D另外~大大所提的ESR zero在Load transient時.會造成壓降與壓昇
, Z5 T  l! |, j$ s是在講義的第幾頁？？感謝您!!

billlin

想像一個電容上面串一個ESR電阻再到LDO的輸出端的情況下
7 L; {5 ]/ q. Z4 R5 j0 G0 L- E當LDO要由輕載到重載時時,LDO因為頻寬的關係沒辦法立刻反應並提供電流給負載
5 o5 W' \  v, n這段時間,將由電容提供電流給負載,若電容有ESR的話,電容電流先流出ESR電阻
再流到負載,此時ESR電阻會有一個壓降. V=I(load)XESR.輸出端電壓將由原來
的電壓,降一個V.
& @3 e: C" \! H* u1 s當LDO由重載到輕載時,LDO因為頻寬的關係沒辦法立刻反應並不要提供電流給負載
這段時間,LDO電流將流到電容,給電容充電,若電容有ESR的話,電流先流進ESR電阻
再流入電容,此時ESR電阻會有一個壓昇. V=I(load)XESR,輸出端電壓將由原來
- d7 d4 r( ^' |( Z% v& S$ n的電壓,昇一個V.
2 c1 c$ z$ g6 r, e$ D; q# b  b這個大蓋就是attatched file裡面的Vesr電壓的來由

ziv0819

哇~~太清楚了~這樣一講我就有了解了！
感謝大大的幫忙！
這樣我省了好多時間喔！
果然給會的人一點就通~
自己查資料需要比較多的時間！

stevenyng88

最近也正在考慮作LDO，不知發展為何?

ziv0819

你指的發展若是指個人研究這個題目對未來發展的話
" ~7 l' W  G7 ^7 Z" t我可以說這是很好的類比電路的題目
& k: Y7 S. {) ?. K0 o) ?6 B5 ]目前ldo的重點我覺的是補償的方式
/ N0 G' [$ ?5 }: d4 r( s所以若補償方式都很上手的話
6 p; I! I: W7 ^9 Q1 @) e4 Q未來轉其它的類比電路都會很容易就可以上手！
0 J. k6 F, A+ w  O: V* i有錯請指教！謝謝！

tepiwang

學習 學習  !!!!
粉多東西都給他忘記了, 趁這個機會給他複習一下 !!

popfly51

很不错，学习了。。。。

xu_qicheng

学习学习 灰常的谢谢了

robin0338

感謝  學習了!!資料也很好

shafon

不錯的思考...學到新東西  
5 l, q1 l3 [" J0 r" |謝謝...

tq01qaz

下來看看，
不知可以不

sachiel

很棒的資訊，感謝分享

hoodlum

有關pole-zero doublet 跟系統暫態行為的分析
/ R0 c: ^$ g- T6 b附檔中的文件有不錯的說明
7 B$ w" Q) I8 `大意是說若這個double的位置在高頻
則暫態時間較短, 但會有較大的voltage error
* Z; |6 h) V! s( O) Y" Z/ k若這個doublet 的位置在低頻
9 b. Q$ g- Z: f則暫態時間長, 但其voltage error 會比較小

Jei

最近也在看這篇，學習學習!

shennShen@G

高手雲集,學習中!!
) K% o/ @9 o7 t& h" I希望自己也能早點弄熟

engineer

哈哈，這個討論串讓偶獲益良多，甘溫啦！

grant7163

感謝大大分享喔!
感謝大大分享喔!