Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9202|回復: 4
打印 上一主題 下一主題

[問題求助] CMOS工艺下bandgap 负温度系数器件,为什么使用PNP管而不是用二极管?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2012-2-3 14:59:08 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
CMOS工艺下bandgap 负温度系数器件,为什么使用PNP管而不是用二极管?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂133 踩 分享分享
5#
發表於 2012-4-13 20:06:38 | 只看該作者
主要原因就是二极管不准确……
4#
發表於 2012-2-9 13:24:53 | 只看該作者
在EDA Board 抓的資訊, 參考一下:
- S, ]4 C0 U2 R0 F* e) E
: W, T9 V$ e) S7 II believe that what you are getting at is that there is a specific structure of P+/Nwell/Psub that is used for & o7 a5 j" M) Z( V  x7 _
. [! g* a8 W# W% ~
the "bipolar", so you are asking why use that structure rather than simply a P+/Nwell "diode". Here is my take ! W7 C2 |9 U3 n6 s5 @' S

6 Q+ _; M! z6 F; zon this:
% Z, Y/ ?' _; v. n! \' ^0 Z
5 a$ S. G- |0 ^7 v, L) p1- The "bipolar" will simulate more accurately than the "diode", since it will include the substrate current 1 W( f# f3 I# A0 ]5 N& \( Q8 N
- P* x% s, m, U5 [
that is probably not modeled for the "diode".
5 }& o  c2 _: e  u0 m2 \
" w8 R  ?5 M: e! N2- There usually is a specific structure for the "bipolar" that has characterization data available. When
! z' U, L0 r* \, A
3 |7 w* X( m" g5 h( D4 fbuilding a bandgap structure, the good characterization is needed in order to properly determine the tempco of $ a7 J" u' \1 Q1 ~

  R/ e, `$ h& D3 ^( y( ?5 h* tthe Base-emitter voltage.2 C* ?/ e! E; f  J& ~& ]

  @& c# f1 f' q$ ]9 ^' R: D$ `3- The additional structure of the bipolar should help prevent current injection into other substrate tied : m! F' p: \' a( V
- O4 J2 j% `# j
devices.
4 [( x( N2 x1 y3 ^' A, V
7 k, J+ Y4 L! ^5 H
. J- S% a8 V$ I8 i
* Y$ ]3 ^3 {2 B% VThere is, of course, nothing preventing the use of a P+/Nwell diode in your application.
3#
發表於 2012-2-8 16:02:57 | 只看該作者
其實也是有的。
! ^0 R1 G' ^& _9 o% m7 A! R. ~: v6 J
有一些Paper就是用Diode,或是NPN。
$ s$ ?8 a7 I5 ^  L8 z3 P4 h$ w
6 X6 B1 F7 q7 }  p; b; D0 u而會用PNP 是因為早期CMOS製程中,只能寄生等效PNP電路。. k/ w) ]9 V% a  }. c

9 c9 x0 w, i0 S其中的寄生等效Diode會有Latch-up的問題。( y. e: \5 s" |' i

! _, s+ S" v0 Y- {$ P  u7 P+ o這是製程受限的關係,比較先進的製程就沒這種問題了。
2#
發表於 2012-2-3 22:59:40 | 只看該作者
小弟的看法是) j6 `& }  D, \( c7 V
會不會是標準CMOS的製程裡
* Z# J5 e* U+ ]7 p6 ~5 r: r無法做出二極體, 只能用寄生的- `( t' n2 m9 j# E: E( \
vertical PNP呢???
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-6 05:36 AM , Processed in 0.103006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表