電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
) U1 F' }* X0 U* c' O. u% Q工作地点：深圳

主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片

8 \0 D+ o+ i7 [) L& ?! L" x招聘要求：   
- }+ ~6 `2 k% e; Y2 x1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
2 o1 O  f+ ^, Z( y公      司：A famous IC company
) z, R- P4 \, A" G; W) L工作地点：北京
7 d2 ~6 _# g- ]" o) _
$ e) w* [. Y8 ^, W3 N, GPosition Summary:  
) q  f  e$ V7 uSoftware Engineer for post-layout IC-Package-PCB co-analysis
, `6 x3 n) E, K5 x" o* C0 LEssential Job Functions/Accountabilities:
# O- b3 M$ Q% J3 ]3 `Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
2 C! `- k) g, |; w8 a3 a
Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
% o# p/ W' K# C9 O# ^Strong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
7 _9 s$ I3 E* c2 O2 a7 ?2 N: uExperience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州

职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
% B4 @. w" w, U% M2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
" a2 I" F" c- {! P1 r/ s! s/ x4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
% x' c- K, j9 s, `6. 学历本科或以上
7. 两年后端工作经验