電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
7 @  h" Y- I; Q, h工作地点：深圳

! s9 }6 R8 E' I6 y* J. }7 R) K主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
  b1 b( b1 _; B6 `9 x5 x& S3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片

招聘要求：   
1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
  z5 D7 H4 l  K" l( O4 f4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
公      司：A famous IC company
0 p6 q4 k; w/ ~$ n1 c( l: E$ Z  L3 @工作地点：北京
( `% X' ~( B. O$ z
Position Summary:  
Software Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
; |% W3 C  i2 d. ^+ s2 Q1 aMaintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
, k& e( q! Q, n) [3 ?' d7 t
Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
' \+ D' n; M6 V, F- XKnowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州

职位描述
  I1 x  p; J  v1 Z; A- G工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

. z; d9 d, R: H0 U- A, \职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
  w! N; h6 j1 q" u# u$ s8 g: H2. 有数模混合芯片物理集成经验.
* L# ?$ m4 P! H4 \- I7 Y3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
: x4 y& R3 ^( F9 G9 I7. 两年后端工作经验