懸賞100RDB：求解HBM VSS-PIN ZAP負電壓 與 PIN-VSS ZAP正電壓的區別？

sendow

首先要先考慮電路佈局的問題: 1. 是否有其他寄生元件
                                                            2. Junction順逆偏造成的差異

再者如果是單顆元件應該有接近的HBM level
如果是複雜電路應該要以最小值來估算, 這才是這個電路真正的HBM level.

. i+ t0 B6 P2 b1 X但是仍要考慮該電路實際應用面,是否會有遇到VSS-PIN負電壓的情況~
5 d) u& m" I5 q) R3 f9 r* @8 Wsystem level有時可以排除很多在chip level遇到的情況.

sendow

沒辦法畫圖, 大家聯想一下或者自己畫張圖,

舉例GGNMOS single device for HBM test
only 2 pin (I/O and GND)

3 d8 i! q4 N' W# `$ v$ [) J9 ~GGNMOS (drain-I/O; source & gate & sub - GND)
/ A8 m5 f$ L- J- y3 ]記住ESD一個重要rule, drain contact spacing會放大,

假設從drain(I/O)打正電壓, 因為cont rule有放大,HBM pass 3K
反之, 從GND打負電壓, source cont rule沒有放大, 所以HBM<2K
5 a3 T* p0 n: \# P3 f$ b
這是最簡單的情況下說明了, 如果是circuit, path更多更複雜,
要考慮可能反過來打負電壓其實是沒有ESD bypass path~

(這樣大家知道為何會有差異了嗎? 各位先進也可以提出其他看法)