懸賞100RDB：求解HBM VSS-PIN ZAP負電壓 與 PIN-VSS ZAP正電壓的區別？

CHIP321

7 G/ l! A2 v8 r2 w$ ~2 }* u多次測試中
  J- S1 B; A8 x: c( s---------------------------------------------------------------------------------------------------------------


VSS-〉PIN ZAP負電壓 與 PIN-〉VSS ZAP正電壓，測試結果有很大差異（2000v以上）。

疑惑很久了，也見過別的朋友提出過這個問題，誠心求解
( d7 d) p: |, Q
* z+ d7 I4 n/ }; y* a& N+ U----------------------------------------------------------------------------------------------------------------
" v$ o- r1 F! P4 P2 E- @9 v4 lPS：
1假設電路結構是模擬+邏輯電路，無SR
2已經做HBM仿真模擬，各個node又具備完全一致電壓差，電流值
3考慮初始值，但是在HBM發生后1ns，左右很快會被上升電壓Reset
/ I9 q8 W0 ~4 a! o. ~

CHIP321

回復 7# marvel321
- l) a$ ~1 @; K) \Dear，您的观点和我之前的理解的非常接近，但是这个才是我开始疑惑的原因。
0 S5 o6 d: Q) H6 n; d! ~这个问题很多人遇到过.通过改善措施可以提高ESD LEVE,所以应用中可以避免回答这个问题。但是据我所知产生原因从来没有被清晰的解释。
# E$ b4 i8 H1 a. e8 h: O: X( t搜集到的可能的解释有：
0 o" }, J8 }: p6 A/ U% U
1：“能量”传输接入点不同，一者是从VSS-PIN,一者是PIN-VSS(可能来自传输线理论，但是没有更详细的说明)
- s- S8 [8 L& L! {. o  j2：从两个不同测试，不同端口看，电路拓扑结构不同
* }: E1 l% G5 M- K- P& x. ]$ \3：机台测试电路与测试模型是有差异的，差异导致不同
0 ?# p, R. a. m4：浮栅初始电位差异
: u5 G( m) v! B# R* u
% \% X$ q- F# u: H% S; W% _  N+ G对于1，缺乏更完善描述问题的资料，不理解。
对于2，虽然拓扑不同，但是各个节点压差并无差异，会引起损坏不同吗？
% a- Z; N8 J) p$ c, d8 s对于3，缺乏资料，待验证
% l" @: [  M8 z; r5 Y  Z对于4，我最认可的答案

但是
: V5 F6 |3 z% U$ j. K若ESD Devices Gate 与source未连接到一起，marvel sir描述的问题的确存在，而且的确是两者不同之处；甚至可能会由于锁定电路导致逻辑，Gate电压差异，如果这些电路加入在ESD控制部分，也可能导致差异，这些问题都曾经发生过。
但是我们在ggmos中，未含有SR锁存器的情况下，依然遇到这种问题，则很难解释。
  I; A$ q* W" _- y+ T0 N( f我们也对这种情况做了仿真模拟，事实上，即使把Gate上寄生电容电阻（包括线电容，线电阻）增大10倍，在脉冲发生时候，Gate电位在小于1纳秒左右即被重置，影响甚微。
- }$ ~! m6 `7 U$ q$ R9 s而EMMI也依然证实ESD Device 挂掉了，使得之前的理论无法解释实验。姑且吧责任归结于机台了。
2 J  c- Z0 v6 x' i
问题搁置很久了，感谢marvel321 sir，这个差异应当是确切而且贴近题目的。
其它讨论也很有意义，但是还没有很明确证实对ESD 测试的影响
* n* x+ U8 y: K: D" ]悬赏结束，但是还希望大家能继续关注这个问题，把好思路Share出来~，完善这个问题点。