|
沒辦法畫圖, 大家聯想一下或者自己畫張圖,
1 R' l$ Y/ T: w& \1 x, y, L2 R {- M
舉例GGNMOS single device for HBM test$ w& N% Z f: }6 f
only 2 pin (I/O and GND)4 U+ g* z3 P: b0 I2 h8 R5 j! O
3 u( ^" }; n5 W& o! GGGNMOS (drain-I/O; source & gate & sub - GND)
, O: n0 P1 @! @1 S' Y記住ESD一個重要rule, drain contact spacing會放大,
' J# E* K' J( _( Y }# C& \; t1 j
9 |' p, h1 O0 x+ U! V假設從drain(I/O)打正電壓, 因為cont rule有放大,HBM pass 3K5 f( p- R, _: c4 P: i3 A7 h0 v
反之, 從GND打負電壓, source cont rule沒有放大, 所以HBM<2K' e; d3 G6 k4 l8 k
4 Q# y" V7 s& N: z6 Z5 W2 o這是最簡單的情況下說明了, 如果是circuit, path更多更複雜, 5 Q: i" \% O4 {; ~: }
要考慮可能反過來打負電壓其實是沒有ESD bypass path~9 r. N+ a$ |6 Q/ H+ G$ C9 Q
/ k" t4 Y! L1 D* U) T
(這樣大家知道為何會有差異了嗎? 各位先進也可以提出其他看法) |
|