|
第二代All Programmable SoC元件
) A, H, B- A2 L8 e% s4 ]
2 N' N/ e$ Q. l' L整合了異質運算核心和FPGA架構的賽靈思20奈米All Programmable SoC元件,可加速主要運算功能。高成長的應用包括異質無線網路無線電、基頻加速功能和backhaul、資料中心安全裝置,以及車用、工業、科學、醫療、航太和國防應用的嵌入式視覺功能。主要的先進功能如下:
7 R, J$ G# s8 o, W! Z4 L; Z% L* a0 O H& J; K
· 提升運算系統和FPGA架構之間的頻寬,加速主要運算功能2 b" \( l4 H5 f! n" Y' A
· 新一代I/O、接收器和DDR記憶體橋接功能
/ {7 F) W0 J( |7 [· 新一代模塊層級(block-level)功耗最佳化功能和先進的SoC級功耗管理
4 n* U; D0 @7 ~3 }: O# p7 f· 新一代安全強化功能,以稍早前在ARM® TechCon® 2012大會宣佈的強化功能為基礎
2 L, w5 W0 a# j" V- q+ V, s/ Z7 Y0 Q) s$ H! I6 t- A
與Vivado設計套件的協同最佳化' D- K$ a; W' z& B
! R* ]/ Z! H; z* {4 ]
與賽靈思具突破性28奈米7系列FPGA產品一起上市的Vivado設計套件,現在也進一步針對20奈米產品系列進行協同最佳化,讓系統設計人員能達成以下效果:
. J8 U3 E( s( c$ s: c$ f& U: w( |# q9 R3 U& @( a" ]1 _
· 提升20% LUT使用率、效能提升高達3個速度等級,以及省電功能提升35%: j6 u; }. ~* s7 @' S1 U
· 由於加快了層級功能的規畫和分析型布局與佈線引擎,加上針對快速遞增式ECO (工程變更命令)的支援,可提升4倍設計生產力7 t4 {; i) ^+ b' A3 ^2 T) j/ z, m
· 當運用C語言的設計流程,並透過Vivado設計套件IP整合器和封包器讓IP核心重覆使用,將整合時加快4到5倍的同時,驗證的執行時間則可加快100倍以上。
5 x. `; U/ ]) P8 J0 f, d$ j" @
- ?) x+ R3 K$ }4 I3 `未來賽靈思將推出全新系列元件,並陸續公佈更多新系列元件的詳情。賽靈思已著手與策略客戶投入20奈米FPGA元件,並讓客戶有限度參與產品定義與相關文件。 |
|