|
本帖最後由 stytleman 於 2010-10-14 03:48 PM 編輯
' v8 O0 \, p, T/ I7 X/ |/ A1 z
& k3 d0 H6 [7 ?2 M2 R各位大大妳好:! |5 |9 w+ V/ @- z& ]
我是今年剛碰verilog的新手+ t+ H7 R: P6 f0 r
我想請教一個問題
4 p% C. q/ J) b8 A, D3 T+ `& A因為之前我看學長寫的演算法的電路都是用FSM的方式去寫' y, Y' q" T( P7 |! g9 R
所以我做電路的思考方向也都是從FSM的方向去做思考
. t3 k" o K* k/ ]但現在問題來了
& t. _/ r6 A( k8 F, U% U我要怎麼把原本演算法用FSM的方式去用pipeline的方式去寫呢???
0 D. \, J7 V8 Ypipeline的概念我大概知道4 F: v( H7 Y" Z$ J {3 g+ g
我的疑問是如果我現在有3個stage % O6 t# N) H. p$ }9 Q! p
那我是否可以把這3個stage"分別"分開用always block的方式去寫 可是這樣第2個stage要如何去取第1個stage的值呢???
: m9 c: D: A, r6 H6 e而這這3個stage是否能都不要用到FSM的方式去寫呢?????5 M$ `. C( H: L0 `4 f- n2 Z
因為我之前有看到一篇文章
4 i" O4 ?& q7 \9 x: ?- y0 y5 A她是說如果要寫演算法就一定會用到FSM8 M' X1 r4 d9 p% B# ]
所以我就一整個很疑惑
# S% B: K9 |3 L, K2 B我是有去找一些資料! z* b! d! h0 K( Y2 Z
但那都是一些簡單的觀念跟程式
, q/ q- Q/ ?1 D- x' }6 q所以我想請教一下各位大大是否能提供任意一種演算法的程式是用verilog去寫成pipeline的方式做的
! x: q, o! h" K# @4 R$ b0 S& O6 s來給小弟在學習上做個參考跟思考方向
! N1 z% A, L: j7 T e謝謝各位大大細心的把我的問題看完 |
|