|
本帖最後由 stytleman 於 2010-10-14 03:48 PM 編輯
5 |/ c- }7 Q" b5 @: ~4 A
n$ b& B/ K: V8 O3 t4 `; P; j: ?各位大大妳好:
D; Z/ g c" ?) T+ W8 k我是今年剛碰verilog的新手& @1 s: N8 \+ }
我想請教一個問題5 D2 \0 X0 v. y) f$ V* R1 c$ P
因為之前我看學長寫的演算法的電路都是用FSM的方式去寫
8 F6 l ~* D- {, V6 a所以我做電路的思考方向也都是從FSM的方向去做思考
2 W- z# ]% R) c) v8 a! N但現在問題來了
. b0 H/ z+ J0 B' H1 {; O我要怎麼把原本演算法用FSM的方式去用pipeline的方式去寫呢???
& x1 V! z3 K/ C" G7 R3 n3 Xpipeline的概念我大概知道
4 R6 ` K, b; M我的疑問是如果我現在有3個stage " F) d, o! A/ n$ ~6 i! R
那我是否可以把這3個stage"分別"分開用always block的方式去寫 可是這樣第2個stage要如何去取第1個stage的值呢???
1 U J& h$ g6 w: a而這這3個stage是否能都不要用到FSM的方式去寫呢?????
. P3 A! A, ^' I( ^4 V9 l因為我之前有看到一篇文章
p! \# D, J" L# S9 P她是說如果要寫演算法就一定會用到FSM
; w5 b8 B3 c9 t) e所以我就一整個很疑惑6 w- `& \1 M* i. a( N4 y4 a
我是有去找一些資料+ c3 {' _( J7 U2 z( D. L! k
但那都是一些簡單的觀念跟程式3 [( ]/ U- U2 W$ U
所以我想請教一下各位大大是否能提供任意一種演算法的程式是用verilog去寫成pipeline的方式做的* r6 ]# L/ i" {2 W' G2 ]
來給小弟在學習上做個參考跟思考方向5 p$ I' [) c5 d6 {0 ?
謝謝各位大大細心的把我的問題看完 |
|