設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › STC「Xilinx Virtex-5 乘法器的合成與分析」好文分享 ...
返回列表 發新帖
查看: 3833|回復: 2
打印 上一主題 下一主題

STC「Xilinx Virtex-5 乘法器的合成與分析」好文分享

[複製鏈接]
跳轉到指定樓層
1#
發表於 2010-8-19 16:09:35 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
在將電路合成到FPGA時，可依目標FPGA本身具有的特性來撰寫HDL，以提升效能。本文以32位元乘法器為例，介紹如何搭配Xilinx Virtex-5架構特性，轉變HDL撰寫方式，使電路合成到FPGA時效能能提昇... 9p
# [3 T. _4 v4 B! N
2 ^8 v# b7 B( v8 y$ }6 J
遊客，如果您要查看本帖隱藏內容請回復
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2010-8-24 09:51:17 | 只看該作者
很實用的資訊 * t3 i; S. S! y3 _, S2 H/ |3 v
大家可以參考一下喔
回復 支持 反對

使用道具 舉報

klk0130
3#
發表於 2011-5-4 15:17:51 | 只看該作者
感謝分享實用的資訊
1 C" _( L5 Z5 ~7 m: w4 S( D& z大家可以參考一下喔
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 01:53 AM , Processed in 0.099013 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表