設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › EDA 設計討論區 › Virtuoso CDL Import設定問題
返回列表 發新帖
查看: 18355|回復: 3
打印 上一主題 下一主題

[問題求助] Virtuoso CDL Import設定問題

  [複製鏈接]
1#
發表於 2012-4-12 17:02:34 | 顯示全部樓層
device mapping file# C  o- x  h8 W3 W
先vi model.map file6 E% }3 f& l7 q7 M7 R( s
M PCH  .   .
" B3 h9 u  U- Z$ v1 B1 l# U6 }: zM NCH  .   .7 j5 b5 _1 E; q$ H9 i5 N
第一個 .  是自建layout library, 第二個  . 是 TF file定義的MOS 名稱,
, @8 b2 i. i3 ^也就是說沒有自建layout 如下:5 @# V3 A5 }1 @- c+ e( d9 Y
M PCH  .   PMOS; L/ e' Y6 P( `4 K% u; P
M NCH  .   NMOS
5 D9 a7 j7 K' H如有自建layout library3 Z( w: P' {) T7 L! @7 e
M PCH  lib_name   PMOS, ?" m! y( o" v" L3 `
M NCH  lib_name   NMOS
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-6 06:09 AM , Processed in 0.101005 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表