工研院 3DIC 實驗室啟用

tk02376

工研院3DIC 實驗室啟用記者會

, J; D7 B, e! ~( q工研院在經濟部的支持下，再度為台灣半導體產業下個10年的發展啟動大型計畫，投入全新的三維立體積體電路技術(3DIC)開發，將半導體IC由平面帶入立體三度空間結構。

歷經一年多的籌備規劃，「三維立體積體電路實驗室」已完成建置，將於 6月30日(星期三)在工研院正式加入研發行列，這是台灣半導體產業發展的一個新的重要里程碑，誠摯邀請蒞臨參與3DIC實驗室啟用儀式，並見證這歷史性的一刻。

主辦單位﹕ 工研院電光所
活動地點﹕ 工研院中興院區17館-新竹縣竹東鎮中興路4段195號

tk02376

" ]/ g1 P: o$ a8 g, _工研院電光所所長詹益仁（左起）、工研院副院長李世光、經濟部技術處處長吳明機、及Ad-STAC聯盟榮譽會長胡定華，共同為3DIC啟動象徵的堆疊晶片。工研院／提供

& h4 C6 ]) M6 |7 ~3 b1 _. a: z3 a) j主導下10年半導體致勝關鍵─工研院「3DIC實驗室」正式啟用，亞洲首座12吋完整TSV製程實驗室（發佈日期）2010/06/30

為揭示台灣積體電路晶片技術由平面進入立體堆疊及異質整合的新里程碑，在經濟部技術處支持下，工研院啟動半導體研發新能量，今（30）日正式啟用「三維立體積體電路(3DIC)」研發實驗室！
/ ?4 Z% Y& h5 ^; [0 r) i  l
工研院的3DIC研發實驗室，不但是亞洲首座擁有完整12吋3DIC核心製程-矽基板穿孔（Through-Silicon Via, TSV）的實驗室，更具有整合EDA、IC設計、製造、封裝到試量產完整製程特色，是一開放合作的國際化研發平台，為台灣發展3DIC技術奠定核心基礎，更是我國下10年半導體產業致勝的關鍵動力。以半導體產業平均每10年就面臨新技術瓶頸的趨勢來看，晶片系統(SoC)發展即將面臨新瓶頸；3DIC技術是目前唯一能有效增加產品效能、減低功耗、降低成本、縮小體積及整合異質IC的未來主流技術，更是SoC的新出路。工研院今年在經濟部技術處科技專案計畫的支持下，再度啟動半導體大型計畫，發展全新的三維積體電路(3DIC)技術。預計在四年內投入新台幣16億元，同時，建立最先進三維積體電路實驗室，及籌組150位人員的研發團隊，進行設計、製程，以及封裝技術的整合研發。

台灣擁有世界第一的半導體與電子構裝產業，長期發展而言，台灣也將是全球12吋晶圓廠密度最高的國家。12吋的三維立體積體電路研發實驗室設備開發，能快速銜接半導體產業製程設備，整合產業往高價值的3DIC關鍵技術移動，開拓在無線通訊、高速運算、高記憶容量、感測及生醫等各種主流技全新應用，創造重大產業效益，為台灣建立全新3DIC晶圓級構裝產業，開創新世代電子技術，帶動半導體產業技術的另一波浪潮。

tk02376

工研院「三維立體積體電路研發實驗室」已建構完整且多樣化TSV相關的三維積體電路整合系統，包括黃光、蝕刻、電漿強化化學氣相沉積、物理氣相沉積、銅金屬電鍍、化學機械研磨及晶片/晶圓接合機七大設備，能針對先鑽孔、後鑽孔以及顯露鑽孔的矽基板穿孔(TSV)製程流程做彈性化技術整合，提供半導體實驗室少見的最小線寬蝕刻、最快速度的沈積、最穩定的製程研磨設備。除與美商Applied Materials、德國SUSS MicroTec等半導體設備大廠進行設備合作研發，也已與聯電、漢民、矽品、日月光、Atotech、DuPont、力鼎、AirProducts、Brewer Science、住程科技、弘塑、東京大學、DISCO、智勝、Cadence、BASF、Tazmo等19家Ad-STAC聯盟廠商進行合作開發。
7 Y: F8 L' `2 t# P
未來將透過研發聯盟及國際聯盟運作，以產品技術為導向的研發，共同開發3DIC技術、產品及應用市場，協助產業界在試量產階段作測試，大幅縮短從研發到量產的時程，協助廠商迅速地將先進晶片設計導入市場，同時也降低初期投入三維積體電路的投資風險。
6 \+ M& E) r4 e2 \  a" H7 a# T
$ J* e* H$ n% `6 R+ ]$ m+ V0 o8 A參考資料：

! L# X" t' b! c1 l6 o(1)三維立體堆疊晶片(3DIC)：3DIC最大特點在於讓不同功能性質，甚至不同基板的晶片，各自應用最合適的製程分別製作後，再利用矽基板穿孔（Through-Si Via, TSV ）技術進行立體堆疊整合，可縮短金屬導線長度及連線電阻，更能減少晶片面積，具有體積小、整合度高、效率高、耗電量及成本更低的特點。
) V: w2 g3 ^3 h# g: H
( N3 S" a. |: N5 a, G(2)矽基板穿孔TSV (Through-Silicon Via)：TSV是3DIC堆疊式晶片的未來重點技術， TSV技術是透過以垂直導通來整合晶圓堆疊的方式,以達到晶片間的電氣互連，讓未來晶片如高樓般堆疊，節省空間。TSV技術主要能製造更小巧、低功耗、效能更高的晶片，如CMOS影像感測器，高速記憶體，先進邏輯晶片，以及無線通訊設備上需要堆疊之記憶體與混合訊號晶片。
& i. P. _7 e) c( T9 w
(3)電子設計自動化(ElectronicDesign Automation ,EDA)：IC設計公司或學校用來設計IC晶片的自動化工具軟體。EDA軟體為數位電路半導體設計帶來了革命性變化，許多公司在1990年代中期推出的自動佈局和佈線工具徹底改變了數位電路佈局設計，其所造就的生產效率提升至今仍持續推動著大規模的晶片設計。

tk02376

為帶動國內業界掌握3D-IC新產品相關製程與市場趨勢，產業學院9月11日推出一項「3D-IC市場機會與技術挑戰」培訓課程，學習費用每位4,200元，4人以上同時報名優惠價每位只收3,000元。產業學院邀請工研院資通所企劃與推廣組專案副組長唐經洲擔任授課講師，針對3D-IC演進歷史，市場面，技術要求等不同面向介紹3D-IC之相關入門知識。