|
3DIC技術是可攜式電子產品多功能整合,與替代傳統二維(2D)IC的解決方案,並已成為半導體產業的未來趨勢。以往的系統晶片設計為了加入多種功能, 晶片的面積也會造成浪費。3DIC矽穿孔技術的結構,如同在摩天大樓中建置高速電梯的通道,當晶片在經矽穿孔、堆疊與封裝後,單一厚度可小於傳統晶片,其 晶片間訊號傳遞距離縮短,可縮減金屬導線中帶來的RC延遲時間的影響,因此訊號傳遞速度將可有效的提升。, Q* y1 d; [7 f3 k' P$ e& d, U" {7 z9 l
( t- u: i0 {% N, C5 U4 K, ~* r
因此,3DIC TSV技術是目前唯一能看到有效垂直整合來縮小體積,並減低功率的消耗、提升產品效能及整合異質晶片的未來技術,更是系統晶片的新出路。3DIC研發實驗 室包括有(1)黃光部分的光阻曝光顯影,(2)蝕刻中的反應性離子蝕刻,(3) 電漿強化化學氣相沉積的薄膜成長,(4)物理氣相沉積的阻障層與晶種層成長,(5)金屬電鍍的填銅技術,(6)化學機械研磨,(7)及晶片對晶片、晶片對 晶圓、晶圓對晶圓接合機等七大設備,能針對中段鑽孔、後段鑽孔製程流程做彈性化技術整合,提供半導體實驗室少見的小線寬蝕刻、快速的薄膜沈積、穩定的製程 研磨設備。除與美商AppliedMaterials 、德國SUSS MicroTec等半導體設備大廠進行設備合作研發,也已與Ad-STAC聯盟廠商進行合作開發。
4 m) \4 ]+ d2 v* E( a$ h2 ^, T, g7 F9 x. z- @5 ~% `) P
在目前矽穿孔發展現況,實驗室已建置完成蝕刻開孔深寬比高達10:1的蝕刻系統,遠超過一般半導體設備小於4:1的蝕刻能力。在晶片堆疊技術部份,可達到間距20μm之微接點晶片堆疊,大幅提升TSV接點密度與整合後之可靠性。在晶圓薄化製程方面,運用晶圓研磨機及化學機械研磨系統進行晶圓薄化,薄化後晶 圓厚度將僅有25~50μm;在根據Yole針對各3DIC技術公司的統計,4~8層晶片將是堆疊趨勢,因此,將多層4~8薄化晶片堆疊後,最終3DIC 封裝厚度可小於1mm,小於傳統單一晶片的封裝厚度。 |
|