模擬OP時close loop出現奇怪的振盪現象

chungming

謝謝chungming大的回應
可以請問一下，考慮上述in/out common mode的情況下
" ^. O/ J/ c" w) X接成UGB為何在模擬上仍可從foll ...
Bookert0921 發表於 2010-5-28 10:44 AM

2 c! T9 i/ ~6 s
7 N) d! E5 V2 X# L" X" o- K
, Q9 O9 P; v5 |' J5 e4 K    呵呵~~~
依我看你的輸出波形並不是從"0到VDD"都可以follow阿
: O9 P* W: Z0 y; O; T8 G: d$ X1 T  y下限沒到0阿 況且接近下限時訊號已經沒follow了
. s/ H  ?! [# O6 u- y+ L5 `- R(拖著長長的尾巴要很長時間才接近0)
並且接近VDD時 已經震盪了
0 ]1 e0 {/ x& W/ M9 p) }* q怎麼會是有follow呢?

tain

DC bias上  
Id(M3) 要略大於 Id(M1)=Iss/2 是比較好的設計
/ a* @- k" ?! q( s6 j3 g% {/ l所以當Iss全數流至M1上時
5 v  j3 H3 A* T3 EM3也不至於完全關掉

Zuman

我的理解还是phase marge的原因，这种情况的发生是因为你是用线性区的mos做调零电阻，在扫输入电压的时候，在接近VDD的时候CC与RC（MOS电阻）形成的零点会飘，使得phase marge不够i。你把mos电阻换成普通电阻试试，应该不会有这种现象了~~