Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 20423|回復: 22
打印 上一主題 下一主題

[問題求助] 模擬OP時close loop出現奇怪的振盪現象

  [複製鏈接]
1#
發表於 2010-5-21 08:22:24 | 顯示全部樓層
Try increase compensation cap.
  b; d2 P2 P- ~" H' LRe-run ac sim again while adjusting the input DC point
2#
發表於 2010-5-21 10:31:53 | 顯示全部樓層
本帖最後由 arsenal_he 於 2010-5-21 10:33 AM 編輯 4 ^0 d: s- A# N4 ~$ }' v
) I+ L  y; I8 t* U
How about set smaller plot step size?( t& m& Q  M( d
In addition, how did u connect the close loop?
3#
發表於 2010-5-22 01:13:45 | 顯示全部樓層
You opamp is not rail2rail in or rail2rail out, and even for 1v application, still you need to decrease the vdsat of your current sources
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 07:51 PM , Processed in 0.101005 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表