新手layout 學生題~missing gate?

youshutupcc

剛剛layout完
3 b8 b" {$ o0 e* i, {2 H
3 g# p, b1 ?  Sdrc過了
" R: m( U1 A  U! E2 b2 O5 {8 f
可是lvs一直說是missing gate
: ~4 y) D) P: m* I
請問missing gate有可能是哪些地方產生問題..
) A' n5 Z' A5 ~3 X/ w, z1 Z6 e
debug一天了..就是有盲點..
" M4 W/ N* g9 ?9 X, o3 K
6 Y  H% r" u8 F7 I# _請高人指點指點 <●>
9 z2 a- K, R" T* e! B! K* R  D
* R1 [0 L/ W1 t5 t謝謝^^

motofatfat

多PO一點訊息上來
. r! ~$ y% P7 R+ i如 LVS  report
& z9 I/ ]! y, L$ O% ~5 f5 @1 G以目前看到的資訊
* Y4 R) P& Q3 v" [3 Y$ F6 m( t只能 "博杯"  來問神明ㄌ

小緯仔

可能是你線接錯了
導致LVS判斷你有地方沒有畫出來
1 J8 M, f% _9 w/ s7 n( z不過看到你的帳號....我想你還是去問學長吧XD...

freeson

看是不是port name設錯~  或是一時手抖...動到schematic XD

rd66529

那應該是你的線有接錯了~
才會導致mos認不到~

bernie820

呵呵

這問題很常見
3 Q) n: D/ z, x* H0 ^) s
也很好解決...
: z8 A6 b2 I: O3 O  x1 q
) ~$ R! q" T( f0 ]. E你去看lvs的 report
$ a) H$ {9 I  J4 @  A, ^  o往下拉~
8 D% x+ I/ O9 H* P$ G4 z會看到一個資料
5 V5 ?1 s. {% |上面寫
source 和 layout
你兩個去對照一下
就可以看到是那一個閘極畫錯了
$ Z4 s9 k+ C3 G5 T1 s不能說畫錯!應該說 電路和佈局不依!!!

tsung105

要看Layout and Source 的MOS數目有沒有一致

killerwind10

有可能是你接線沒接到
3 T4 w5 O! Q! ?4 M5 X' x你看看是~layout還是電晶體閘極層問題

semico_ljj

從最小的模塊做起，一個接一個的完成驗證

semico_ljj

從最小的模塊做起，一個接一個的完成驗證

killerwind10

missing gate 應該表示沒有抓到閘極的腳位
# E7 q3 [+ P2 h" P你應該由電晶體邏輯閘跟layout去查看看腳位