|
我是數學系畢業的, 於民國90年轉入IC設計,
8 E8 [, O& _) _: _撰寫Verilog確實不難, 大約半年就可出師了,
6 f" J% f+ m( O5 Z又加上有FPGA可以驗證, 所以出錯的機率著實不高,
3 W# `% z8 W1 q- w3 X1 C但那只能說function work, 要達到量產, 還有一段距離,- T- G( h0 Q, C1 f0 v
以下是我經驗:9 ~4 H/ { ?3 E2 b8 X, _- x
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
/ v, _! i6 U, }5 R 最難的就是analog與digital interface,' Z) j* D. B* U! L; N+ H# H, O
常常就是analog simulation ok, digital用FPGA verification也ok,
+ H' |7 h$ T" D$ g0 o 但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.6 `0 c x3 i* @2 G1 M; M; C
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,$ i- X# m) b3 j q: T, b
但要怎麼把die size縮小, 那就是一門學問了.
* H! Y4 T/ l/ Z3 v3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
* G" e& x4 Q: I! h1 v& O 但要怎麼把測試的覆蓋率提高, 又是個挑戰.
- W; M# Q- s: }! |2 P2 N# _; s4. 另外, 還有一個重要的課題...EMC,. n Q- d5 {" u
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
8 U- g. _4 s0 U9 T. X- f9 v5. 最後, 雖然有tool能修改code降低power consumption,: j8 B% x3 \6 D( y
但不注意對正常function有時會影響到, 所以需要一些經驗值.% p: Z' N* z( C/ [' h( z
以上就是我的看法, 給大家參考. |
|