|
我是數學系畢業的, 於民國90年轉入IC設計,& }* b+ v7 `$ h3 ?! y2 b9 p0 h* G
撰寫Verilog確實不難, 大約半年就可出師了,
# T, M$ H N) ^又加上有FPGA可以驗證, 所以出錯的機率著實不高,1 G" ^) D* T; h# a, w7 J- e) Q. W' u
但那只能說function work, 要達到量產, 還有一段距離,; ]/ }! Q: ], w
以下是我經驗:
. h& q0 ?: C# | D5 Q1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
9 ]+ c s2 g+ ? M- { 最難的就是analog與digital interface,
6 g# P6 y; r+ C l/ ^% j 常常就是analog simulation ok, digital用FPGA verification也ok,/ m! w3 s# ~% N0 @+ @3 g0 [/ \
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
4 P2 m6 ~( P! p& e) r1 q: M2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,' c9 d. w' G% @
但要怎麼把die size縮小, 那就是一門學問了.% _2 a8 ^8 ] Y! l
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,4 I; C9 a4 W$ J, ]" [! ]
但要怎麼把測試的覆蓋率提高, 又是個挑戰.
; b% x) Y. T6 K2 G4. 另外, 還有一個重要的課題...EMC,
- N+ Z/ P6 k$ N5 c: S! H# v) ` 這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.5 b3 l- m, h: Q1 B
5. 最後, 雖然有tool能修改code降低power consumption,9 E) e/ D! }7 h3 S8 t8 w9 [' ^
但不注意對正常function有時會影響到, 所以需要一些經驗值.) e+ L, ^& z( Y8 r
以上就是我的看法, 給大家參考. |
|