|
我是數學系畢業的, 於民國90年轉入IC設計,! R% u5 D" v5 q2 T
撰寫Verilog確實不難, 大約半年就可出師了,
) Z8 X+ S6 u/ j# w2 \- J, y又加上有FPGA可以驗證, 所以出錯的機率著實不高,
0 h* L' s7 j: r: |8 ?但那只能說function work, 要達到量產, 還有一段距離,
. v6 M: w2 P; y0 f+ Y9 N以下是我經驗:
$ Y: n3 a- m( k- R7 v1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,4 M( z$ f/ d3 @+ j
最難的就是analog與digital interface,! u( A' Z( m8 Q1 b
常常就是analog simulation ok, digital用FPGA verification也ok,
2 a# R' o+ Y0 S' T! ? 但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
) R! n! n! {2 G) z& D2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,
( a/ B% H: l" r* x2 k 但要怎麼把die size縮小, 那就是一門學問了.2 k' U9 \- \! j% M8 r
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,4 i! o- Q% u9 n% N. l j) m
但要怎麼把測試的覆蓋率提高, 又是個挑戰.
K ~+ |4 X2 ~3 _3 M4. 另外, 還有一個重要的課題...EMC,
" \, Y$ x5 J. {: M9 o$ O 這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.% |# k2 E8 Y# F) g
5. 最後, 雖然有tool能修改code降低power consumption,& Z8 M E: u* e% O
但不注意對正常function有時會影響到, 所以需要一些經驗值.5 {5 A* I! Q" J
以上就是我的看法, 給大家參考. |
|