Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 16330|回復: 12
打印 上一主題 下一主題

[問題求助] ESD I/O Protection

[複製鏈接]
跳轉到指定樓層
1#
發表於 2010-1-7 11:09:45 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
大家好!- a9 g5 l6 @% U7 W) o9 v* U

" Y, w* c1 x8 p; ]请问大家一般用作ESD I/O 保护的事P/N diode呢还是P/N MOS 呢?3 D$ C3 A2 j' S
各自的优缺点是什么呢?' f. m5 f2 t) y/ n/ B0 S) D

$ z! [3 X" s0 U& r4 s$ n谢谢!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2010-1-8 10:08:03 | 顯示全部樓層
回復 2# semico_ljj
# }4 j" r; D" i* u3 N, {
1 S9 `4 |5 N  T! A8 v) O7 ~3 g4 m
- b. {( I" q! O) H    谢谢斑竹的回复。2 y3 u- W, k! G( }/ [$ V
    我现在用的是UMC L130 的 CMOS process, 我发现用DIODE做I/O 保护比用P/N MOS 省面积。 但是发现也有其他公司是用的P/N MOS 做保护。所以想知道两者的分别在哪里?PAPER 上很少看到有类似的文章。
3#
 樓主| 發表於 2010-1-13 11:54:47 | 顯示全部樓層
回復 5# daidai 8 C; P; c( H+ m1 H8 K) O) U) t

8 N: R' U1 u! ~: ]2 k2 n$ S# EThanks, daidai.
2 }. N$ @* H3 X" c: ~# e" K! F( t" k7 ]" l  T* x/ a$ G
But I don't think that no need clamp when using P/N MOS, i.e:4 T0 h. H8 s9 x' d8 h
Suppose there is a pad A which voltage range is vss ~ vdd, when zap vdd vs. padA with positive pulse, the current is only be discharged by the reverse parasitic diode of  gdpmos, the  turn on voltage of this diode will be too higher to discharge the current quickly, then the internal circuit may be destroyed.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-4 07:46 AM , Processed in 0.104006 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表