Lattice的CPLD特性

tuby0321

Lattice  CPLD就我使用所知   似乎沒有你這要求的設定

) a9 \$ e8 ~1 H6 G1 v5 `) B* m: F另外
; f2 o6 h  c8 }0 H& U/ f2 D
Code執行之前的各腳位"狀態"或內部parameter"數值"通常會利用Reset pin來指定其值
待Reset pin轉態後   便執行程式
( v7 j! X$ P7 @
但若你所說的是  // power on 之後   //   chip還未依clock 執行 之前 // 的chip腳位位準的指定(設定)
; J  Q) a/ q; _# d. S& P2 F那問題就複雜了

不知你可否詳述     """"某根pin power on後在code執行前的位準""""的詳細step