|
|
如果你用Design Compiler
& ` u; w* Z! n8 X$ Z1 l1 r0 N3 R1.查查 你的.lib檔 有沒有這種wireload model "ForQA", 以及 default_wire_load 是不是 "ForQA".
" u$ A7 h( t6 Y! ]' e8 N2 W) t! @ O1 C! M4 z. i- h
default_wire_load : "ForQA" ;) l7 \3 ~7 e6 c9 Z
* f/ U! l a& f. w# J) i4 K1 p/* QA wire-load */5 ]7 T6 o/ N, X& f! i. }8 R5 h
wire_load("ForQA") {
. Y, p0 g# i* m, t resistance : 0;
; `' J S% H% r5 ^% M- u, L$ M( p capacitance : 1;" z4 t& b; P6 Q
area : 1;5 b8 N: S$ p/ U% ~0 k4 G5 x
slope : 1;
' W! w5 t. C2 e fanout_length(1,0);4 r% y% N3 U% ^" Z; t& C8 |
fanout_length(10,0);$ \5 ?5 N7 ^: s; Z/ a
}
$ c' F) Q. c) Q* Q( X% I3 t
. r3 |5 C& {7 p7 _6 U2 _( T/ B不是 default_wire_load : "ForQA" ;' r2 T. q; _ u! ]
則 script file 裡寫- U. c i4 w5 z* |
set auto_wire_load_selection false
7 ]6 C4 W# V- o2 u+ Yset_wire_load_mode top
7 g1 p7 O! u0 y; x- ]" X/ Wset_wire_load_model -name ForQA -library <your_library># p* @9 w; H+ X! m' n
- t* l- u0 q; V u2.或查用 set_load 0 ... 的方法 for all ports and all nets |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2009-11-18 17:00:22
顯身卡