DMOS的高壓阱耐壓可比VDS耐壓高出多少？

lynker · 發表於 2009-10-10 14:36:57

向大家請教一個問題！
我們使用的25V-BCD工藝中，DMOS的Vds的擊穿電壓典型值為30V。我們想用DMOS輸出35-40V的電壓，此時Vds大約10V。但工藝文檔�沒有提到高壓阱和襯底之間的耐壓資料，理論上說這個資料應該比Vds要高，但不知道要高出來多少。
如果這樣使用的話高壓阱和襯底是否容易擊穿？
不知道大大們有無類似的用法，或有類似的設計經驗，希望不吝賜教！

semico_ljj · 發表於 2009-10-12 08:18:52

不太保险？？

semico_ljj · 發表於 2009-10-14 11:11:43

一般高个5V可以冒险试一下，但是这里高了10~15V，不推荐！

zhuleiyacht · 發表於 2010-3-30 16:17:18

就算可以用可靠性也会变很差

engineer · 發表於 2016-5-11 05:57:42

還要注意電壓SPICKES─可能遠遠超出耐壓範圍！

		自動登錄	找回密碼
密碼			申請會員

[問題求助] DMOS的高壓阱耐壓可比VDS耐壓高出多少？

評分

評分

瀏覽過的版塊