Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4748|回復: 3
打印 上一主題 下一主題

[問題求助] 問一些altera的相關問題

[複製鏈接]
1#
發表於 2009-10-20 21:23:56 | 顯示全部樓層
原帖由 darren6ix 於 2009-9-16 12:25 AM 發表 ; @6 i" q$ i& n5 Y$ N) O
我手中有一塊altera cyclone II的版子
: }& ]7 ~. ^1 N9 u7 u/ ?+ J我知道使用Xilinx需設定腳位,使用ucf檔
/ u1 ?* J8 p3 r- H- t( G但是在使用altera的晶片時
5 |/ d$ |  {& E: N+ k+ @& W% j7 l$ v看了一些資料
# `8 g- q' q5 ^  G很像是在Assignments裡的pins設定腳位7 B5 Y, A6 X* N1 F9 b& `  s
但是我設完clock之後5 L8 C+ e. l( D6 l
卻出現錯誤:7 g) }: O  W( O3 E! A5 Y
Editing loca ...

% _% l) F. Y# k' m% S0 CCyclone II版子是DE2平台嗎?
/ ]+ F: m) H% d2 w9 ~$ W你可以上網Google一下那塊版子 去下載它的Spec.或User Manual 裡面有它FPGA腳位的資料 就會知道該怎麼接
8 m3 D/ S  M& \7 T9 Q7 ]! f% O另外可以到Altera官網下載Quartus II和Nios II的Handbook或是看Altera提供的線上教學 就會基本Quartus和Nios II的操作
; Z2 E5 |  T  j* d* W( e  i5 P9 `/ V5 n2 q
可以. h8 o1 ?1 h, a
不行 或許可以使用GPIO外接音源6 d. A8 w6 h/ j2 ?: j# R( {- p# {, u
Setting→File→Add 所有"相關"檔案放在同一個目錄(專案)% w' n) o4 r+ s& M# U4 U
VHDL檢查套件路徑路稱
0 N: J( A& i& p: I8 ^Verilog檢查include* O6 e0 S, K+ u0 d8 I* m2 }  G

9 p* B# `) U" P: m, W: o2 S% m6 t( F[ 本帖最後由 Kerick 於 2009-10-20 09:35 PM 編輯 ]
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 01:40 AM , Processed in 0.100513 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表