Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4745|回復: 3
打印 上一主題 下一主題

[問題求助] 問一些altera的相關問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-9-16 00:25:36 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
我手中有一塊altera cyclone II的版子7 T# F7 ?, i, S
我知道使用Xilinx需設定腳位,使用ucf檔
2 F6 [3 u9 Q8 m$ ]2 T但是在使用altera的晶片時' j5 V% F, }$ K7 ]0 w/ S( @9 e" `
看了一些資料9 m; X8 J1 X; |" r; e. y& B% G
很像是在Assignments裡的pins設定腳位
2 N% F/ {/ O$ }8 u  n# s3 i但是我設完clock之後! W& ^$ t1 [6 D% J$ Y( R: u
卻出現錯誤:
7 [* O0 w  r$ }4 J1 X/ A. y0 MEditing location assignment is not sucessful.# x; Y" e8 [% }; X
Non input node cannot be assigned to input pin.
; t& i& |" v5 Q6 M是我設定錯誤,還是腳位不是這樣設的??' r/ w$ b5 G2 S( ^0 B
有無資料可參考??8 v- Q9 Z; Z  S5 o/ ^9 V4 y
我找不到有在說明設定腳位的= =5 u" t/ y: [; y% q* h
                                                                       
" i+ B+ W& o$ M' e/ Q8 l) Q另外我想做一個mp3 decoder,而不用版子上的audio codec IC
8 e4 [& e1 d- L1 C! C而是直接寫verilog或VHDL在晶片上7 F  R7 o9 S- I. I
再利用版子的上音效插孔接喇叭出來
9 s' @7 l' K( j* u  v( S9 |這樣子是可以的嗎??
, T5 f4 Q3 @8 _9 _2 D( E但是硬體線路感覺是從cyclone晶片,經過audio codec IC' G7 M) H' p4 d4 c4 C  H6 G
再接音效插孔座
9 [% S0 Z6 e6 Z所以不確定這樣可不可行
0 A& f3 x, s- R有人這樣子做過的嗎??
1 h9 Z/ Q0 @9 ~) Q9 z/ A+ [如果可以的話,pins是用原來FPGA Pin No.就可以了嗎??
2 j. _/ Q, Z, C  R+ t2 e6 T4 D, Z! X我在網路上有找到VHDL source code
8 l7 s- [- l/ e+ S' D/ @裡面有很多個檔案
' Z) M8 ]6 `: H/ }- C' N6 K+ K如果我要測試的話6 R! d% C1 r5 c. v% |' h! L
要怎麼讓多個.vhd的檔案一起合成啊??
* C2 W# Q; ?7 I8 t% V; a非常感謝~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
3#
發表於 2009-10-20 21:23:56 | 只看該作者
原帖由 darren6ix 於 2009-9-16 12:25 AM 發表 ; ~! k6 o, D* J
我手中有一塊altera cyclone II的版子
8 ]3 Z, b( u6 n' k我知道使用Xilinx需設定腳位,使用ucf檔
# T# a) [& l% ~但是在使用altera的晶片時
: C9 K; n! ]' D: H) [. v看了一些資料
& C) I" a* y, V0 A" k: C+ Z很像是在Assignments裡的pins設定腳位
8 ]3 m- I& H# ?* ?: }& T6 T但是我設完clock之後3 r" x0 b( ?2 t9 S1 _3 I
卻出現錯誤:
3 e! }. y* O2 ^* C, w5 h0 `  _* {Editing loca ...

/ K6 i* d+ v) r# G6 Y. a% M7 UCyclone II版子是DE2平台嗎?5 M" B, ^+ }8 s$ j2 W& _, P0 k3 A
你可以上網Google一下那塊版子 去下載它的Spec.或User Manual 裡面有它FPGA腳位的資料 就會知道該怎麼接' ^3 P9 a% s  z' |4 i
另外可以到Altera官網下載Quartus II和Nios II的Handbook或是看Altera提供的線上教學 就會基本Quartus和Nios II的操作
9 a2 m. u. e2 g$ W  T) }
3 |: W( q" x9 w8 X) W9 d6 c% `1 s可以. G* E' [6 y0 l( r4 x, P; A: {
不行 或許可以使用GPIO外接音源
0 K/ M, x) A: h) kSetting→File→Add 所有"相關"檔案放在同一個目錄(專案)
/ z; Z. R0 h6 `3 v& mVHDL檢查套件路徑路稱" P; D6 x( q9 F
Verilog檢查include
8 X- _9 Y6 g, O$ s; {3 t8 `7 |8 E  l+ V7 A
# {8 }# ]$ Y1 T[ 本帖最後由 Kerick 於 2009-10-20 09:35 PM 編輯 ]
2#
發表於 2009-10-9 17:10:13 | 只看該作者
http://www.fpga4fun.com/forum/vi ... 0fdec8d259da2ea79d2
; _! U9 _$ j: Y3 S; T
( m, P5 Y" a( n0 AI had to do a couple of things to get it to work " u( Y6 N2 K/ h/ [
1) needed a valid license file ! W- z- ^8 [- b9 Q$ u) s
2) Name of the Verilog HDL should be the same as the module specified in the actual code
3 q, Q, A/ p& Y8 F/ Z' E3) Compile first (Processing->Start Compilation to get the node list to populate in Pin Panner(in All Pins List)
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 10:55 AM , Processed in 0.104513 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表