verilog 浮點數運算疑問@@

masonchung

可以實現
) z% P; }. s* y* i請把了解規則 用電路可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
然後就可以當成浮點數加法器的輸入

& ]; \# _; D5 I' i[ 本帖最後由 masonchung 於 2009-9-22 10:24 PM 編輯 ]

masonchung

你說的二進制是 二補數的表示法 http://zh.wikipedia.org/zh-tw/%E4%BA%8C%E8%A3%9C%E6%95%B8
, T& a0 v  J  o6 E/ ]
ieee754 的 二進位浮點數格式在此 http://zh.wikipedia.org/wiki/IEEE_754
8 |3 {! x) B2 c! j/ v0 ^
7 g+ F3 V% G8 `/ b' W; \這兩種格式轉換可用電路實現

$ ~+ A0 H- r9 x/ q然後再輸入到浮點數加法器運算

masonchung

請問可以直接對ieee754格式的a跟b做四則運算嗎?
(小數點對齊,實數相對位移後)a+b是否等於C2580000 ?
  P0 W% y# M8 |% T8 I$ I7 C不對
! S% |6 `) ^; z3 P只有浮點數加法器和乘法器
所以負數要用二補數
C2010000=1_10000100_0000001_0000_0000_0000_0000
二補數=1101_1111.1100
- L9 i2 |1 ^/ T, Q/ p& n22.25=0001_0110.0100
兩者相加即為答案-10, 透過浮點數加法器輸出為C1200000
' O' M! K( `: u& S2 K6 s& X
[ 本帖最後由 masonchung 於 2009-11-2 11:12 AM 編輯 ]

masonchung

此二補數 1101_1111.1100 表示成IEEE754格式為42010000
所以真正的浮點加法器輸入的MSB只要反相 就變成二補數

masonchung

42010000 (-32.25) 是IEEE754格式 也就是浮點數加法器的輸入A
3 G0 w0 j7 i. n! F/ K41b20000 (22.25) 是IEEE754格式 也就是浮點數加法器的輸入B
7 e1 A$ ?+ \2 w這個浮點加法器內部輸入級 的功用就是偏移值調整後做有效位數相加
; J" p* y( u1 x1 q# C3 T& q
所以 浮點加法器內部 運算級
A=1101_1111.1100
B=0001_0110.0100
A+B=1111_0110.0000 = -(10)

再透過浮點數加法器輸出級 轉換為IEEE754格式
$ p( J, N( o/ P2 N" ]' P: H- B輸出為C1200000

' `. v; F2 F, y* K; s+ H: K. X; b[ 本帖最後由 masonchung 於 2009-11-2 11:16 AM 編輯 ]

masonchung

input有辦法設定輸入10進制浮點數嗎?
因為你的電路功能是浮點數ALU 輸入自然是IEEE-754格式
8 b: |" |: x: G# w' t- W先自行換算22.25 成IEEE-754格式 41b20000 輸入
  U) }$ [7 v7 O. S  y5 y! n
quartus 用32bit 就可以輸入阿
! z+ I0 p& a! u( E' A* K6 C  @2 s
# i& F7 a, m3 t( |# L; K+ R~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
如果規定要用10進制浮點數輸入
那你的輸入級就要多一個轉換電路
5 p' @# I5 J9 q9 B& Y  |. R3 r可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
8 T  R- V- y; A# M" |/ y, H. l
[ 本帖最後由 masonchung 於 2009-10-29 01:13 PM 編輯 ]

masonchung

小數點是人判定的,輸入不足位數要補0
硬體運算時對齊小數點即可

0 u: K1 j+ t( r4 U0 L' }2 C; y*******************************************************
' [/ p& v8 F* B& K, C0 }41b20000 ==>32bit
( x/ g! M# ~5 Y' _7 x這邊是說輸入已經是IEEE-754格式
*******************************************************
如果輸入是10進位浮點數 輸入quartus 後 要換成sign bit + 32-bit fixed-point
, k! ^9 |) E& x, N& x22.25 = (10110.01) 二進位 = {sign-bit=0,0016.4000} 十六進位
, C* _* e- {7 u2 x
, f3 R5 _  a1 Q* S. U9 s7 ^用fixed-point to float-point 轉換電路
0 a* t' l& j& {換算成IEEE-754浮點數格式
就可以給浮點數ALU 作運算

% q+ Q( I; _( z6 p. b[ 本帖最後由 masonchung 於 2009-11-2 11:41 AM 編輯 ]

masonchung

除法運算在FPGA 沒有DW IP
所以可用布斯Booth 或 SRT 的演算法來完成
+ Q0 W' z6 c8 C) m5 s8 P
[ 本帖最後由 masonchung 於 2009-11-4 10:27 AM 編輯 ]