verilog 浮點數運算疑問@@

呆頭鴨

mas大..但是如果轉成二補數42010000之後
6 v0 y4 a! I# x' q5 h* f7 |! ~. I與41b20000 偏移值調整後42590000 做有效位數相加=425A0000 ←這樣吧@@?
並不等於C1200000 的說....

masonchung

42010000 (-32.25) 是IEEE754格式 也就是浮點數加法器的輸入A
# a- |: m* R0 n41b20000 (22.25) 是IEEE754格式 也就是浮點數加法器的輸入B
這個浮點加法器內部輸入級 的功用就是偏移值調整後做有效位數相加
, m- O! u, O9 y2 p
2 x$ O3 u* r) \, Z6 z8 I所以 浮點加法器內部 運算級
A=1101_1111.1100
B=0001_0110.0100
A+B=1111_0110.0000 = -(10)
% h9 l: A9 r' M0 O( W& _
$ U4 \1 l& h& F6 O% g- x! ?- F再透過浮點數加法器輸出級 轉換為IEEE754格式
輸出為C1200000
& V3 b4 D; {" K5 l4 C4 _
0 o% ?( {% z! _. i. b. {[ 本帖最後由 masonchung 於 2009-11-2 11:16 AM 編輯 ]

呆頭鴨

謝謝大大提點~又學到東西了...^^
/ ^/ t1 U9 t* T& o% C0 X, k9 W
另外想問做乘法運算
& H. |* U( X4 n有效位數直接a*b跟  a+a 加b次  哪一種作法在硬體上速度較快呢?
除法也是如此嗎?

呆頭鴨

大大~另外請問使用quartus做波形模擬的時候,input有辦法設定輸入10進制浮點數嗎? EX: (22.25)
# G8 g4 ?( D. k# v假如無法使用,這樣的話10進制的浮點數數值要如何輸入? 難道是輸入 A1= 22   A2=0.25  A1+A2=A  這樣訊號要怎麼分離@@~不知道大大有沒有聽的懂我的意思^^"

masonchung

input有辦法設定輸入10進制浮點數嗎?
$ b% V" C7 J- ?因為你的電路功能是浮點數ALU 輸入自然是IEEE-754格式
2 @2 B6 d. `, c! L1 d先自行換算22.25 成IEEE-754格式 41b20000 輸入
+ J' l8 a+ e: `' i# j% ~# I7 v
. o6 i. O% ?* R9 k$ ?quartus 用32bit 就可以輸入阿

1 S$ D5 e+ v& M4 E! T~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
7 M1 M+ a/ l+ o4 H* {" r如果規定要用10進制浮點數輸入
那你的輸入級就要多一個轉換電路
/ V3 v, X# h8 I: G可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)

[ 本帖最後由 masonchung 於 2009-10-29 01:13 PM 編輯 ]

呆頭鴨

如果規定要用10進制浮點數輸入
) b* ^+ @3 d0 u2 M0 w, {  ^8 W; {那你的輸入級就要多一個轉換電路
9 Q( s: ^* h5 ]8 \" M: M/ G可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
----------------------------------------
非IEEE 754格式的浮點數 輸入~ 是類似(22.25) => 10110.01 輸入至input ?
% B( E) B" c1 f那在quartus看到的input是不是變成1011001 ?
這樣的話我怎麼曉得我輸入訊號小數點位置在哪@@?(10.5)=>1010.1
8 W/ P0 z. i+ @2 S! K. G還是說要給input的訊號,其訊號源必須要產生固定小數點N位的數值.
+ i9 H. ^0 f/ w+ f假如訊號源固定產生小數點3位的訊號~
3 e# A8 ?, e% H; E. A22.25=> 10110.010   第3位補0
10.5  => 1010.100   後2位補0至第3位....是這樣嗎?  如果是這樣就可以在程式內部判斷[2:0]為小數[3:N]為整數.......不知道是不是這樣做?
; z7 c1 U& y" i! N
) Y8 I# o9 b; Q/ \/ }. C7 X-----------------------------------
input有辦法設定輸入10進制浮點數嗎?
quartus 用32bit 就可以輸入阿
這邊大大是說 我input寫成32bit就可以在模擬的時候使用類似22.25十進制的浮點數?

masonchung

小數點是人判定的,輸入不足位數要補0
硬體運算時對齊小數點即可

*******************************************************
4 ^% F) u0 I0 ]3 B; |8 n  j6 f41b20000 ==>32bit
這邊是說輸入已經是IEEE-754格式
& g; u9 z; x! `9 P8 m+ N) m7 M*******************************************************
& c! t  n% }# d! j. E/ N) `, d如果輸入是10進位浮點數 輸入quartus 後 要換成sign bit + 32-bit fixed-point
8 l3 D7 M, h7 l' b  z: g( a$ x7 Z22.25 = (10110.01) 二進位 = {sign-bit=0,0016.4000} 十六進位

用fixed-point to float-point 轉換電路
" c) i8 t; ^& q& `* ^+ h0 L換算成IEEE-754浮點數格式
0 B' x9 ]* X3 Z6 c* r. y  v6 E就可以給浮點數ALU 作運算

[ 本帖最後由 masonchung 於 2009-11-2 11:41 AM 編輯 ]

呆頭鴨

謝謝大大~我知道怎麼做了

5 Y; b1 ~! m3 z" ]1 _1 Z' [; b+ Z另外請問,做浮點數除法運算時 做法為 指數相減 有效數相除
但是為何A[22:0]跟B[22:0]的有效數相除時  C=A/B
8 [) M4 y+ |0 {$ m如果A<B則無法運算
* S3 O; L! |( A: a是除法運算需要用其他方式完成嗎?

masonchung

除法運算在FPGA 沒有DW IP
所以可用布斯Booth 或 SRT 的演算法來完成
- J$ y2 k" W# k" B
% L  W/ D! A* b/ d[ 本帖最後由 masonchung 於 2009-11-4 10:27 AM 編輯 ]

呆頭鴨

大大~請問BOOTH做除法器.是只要把乘法的+ -規則相反變- +就可以了嗎@@"
6 c, d2 S# P7 x' G6 a7 q0 q9 q如果我乘法要一次判斷比較多位元規則該怎麼定呢??~因為網上找到的大多都是用2BIT作判斷~
0 K! Y+ S' U7 \! {2 R% q8 m
0 t: q0 F, M' B; ~! c. i+ }另外請問一下.SRT俗稱是^^?