|
大家好:
, V! O; }" T8 D4 t, w( _& r( C9 ^
- ]5 {) u3 C5 h$ c, J0 i8 W 小弟的專題需要用到FPGA來實現
& l( u' J4 M Y1 F9 v @* M2 z2 R% b. a
依據我們目前的設計 clk工作頻率希望可以有400MHZ以上
/ x" J0 ]7 O: u! E# I1 w% O) d9 d; ]( L: a4 [" _8 y
而且我們的input data rate為2.5Gbs 然後要用1 to 8 (or higher) serial to parallel converter將其轉成parallel處理
! }1 t1 e5 p5 c$ J' s
' u: R, V" s& o" p1 @; ^6 R, | 不知Xilinx or Altera 高階 FPGA 有無相關的develop kit 可以支援到這麼高速的IO嗎? (預算問題不考慮)
5 J7 l; m, W% Y( ^ R: y
k' k% {: b' U: {( n6 ? 且其內建的PLL可否支援2.5Ghz的external clk input(我們需要用來產生一個300多MHZ的clk供內部使用) ]7 g# z3 ?; i1 H( B" w
. \1 K% f; f9 B8 p/ ]
如果不行的話 是否要自行買IC(副板?) 來製作 高速serial to parallel converter? 及 PLL 有板友有相關經驗嗎?
0 S X& J2 g2 u2 d
6 _2 ~4 [% @% Z: e* y Z% [4 m9 o* J2 E3 b R; @+ w% ~
抱歉因為之前沒接觸過FPGA 問題可能有點多 還請各位板友多幫忙了 謝謝! |
|