sample hold的電路佈局

w765432001

最近在將adc的電路作佈局，而完整電路跑過c+cc後，效能比原先pre-sim掉了1bit，
2 r) _/ y+ n  c# @) F因此最近將前端smaple-hold amp電路拿來跑r+c+cc的測試，結果輸出結果幾乎failed掉，
: J7 A! v: K) V8 w因此想請問是否我在佈局上擺放位置不好，
% H& j1 _' ^( i* ?或是若要降低r的影響該怎樣修改，
能提供點意見。

電路圖

' x1 Z+ t" t- N. i+ o0 d1 }" F! H. x: n
佈局示意圖

9 L/ W' {, G' `' [0 g% h+ L5 |' [