設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › SDRAM Controller的問題
返回列表 發新帖
查看: 4836|回復: 6
打印 上一主題 下一主題

SDRAM Controller的問題

[複製鏈接]
1#
發表於 2009-7-6 22:37:55 | 顯示全部樓層
建議9 B( s- J0 Q& X& k7 D% \
1. 先從signal bank R/W下手4 |% ?7 ]! h* r/ v
2. R, W不要同時操作
1 {: ~$ c/ O* p3. 固定的burst length/ H" L# F$ ]( ~/ X9 M- `& G) _
4. reset後一定要做MRS設定
' H. a# J: t0 h0 [
. q2 o0 b$ c7 D5 T+ s. ]我想這應是把規格降到最低了, 做的出來再加功能.
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-4 08:09 AM , Processed in 0.099006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表