Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 16336|回復: 10

[問題求助] 請問 ESD為何需要量I-V curve

  [複製鏈接]
發表於 2009-6-22 08:30:21 | 顯示全部樓層 |閱讀模式
請問 ESD為何需要量I-V curve??
+ M8 h3 ^1 |, C2 Y2 j請問各位先進,ESD為何需要量I-V curve??,它得原理
& X& J7 |9 S, ]' p- m! z以及量出來的圖形應該是長怎樣??
) ^( s1 X4 W4 n4 Z6 u  j/ z怎樣算是正常?,怎樣算是不正常?
$ l+ a4 L& e, M8 L% c" y1 j量測方面應該要如何量測?. Q8 {3 j7 R) K+ I# _' C
感謝各位回答,有解答到一定表示感謝?
- r- b6 V* c. l6 X4 G6 G. R謝謝
發表於 2009-6-22 17:07:57 | 顯示全部樓層

以前同事有量測過

量測ESD的I-V主要是要看在高壓下何時元件會崩潰,或是掛掉6 A3 Z; T9 f2 t+ h# T3 }# A5 }
量出來的曲線要看你的元件是設計成如何?通常在掛掉之前電流6 m  F6 D0 ?4 v! E, S
會突然變大,然後瞬間降低: k4 W+ x8 C* R0 E9 d/ U& L
如果同時間有用OM看的話,幸運的話可以看到火花!  G: K+ y) ?0 e- D$ P7 O( s
希望淺見對你有幫助。
 樓主| 發表於 2009-6-23 08:19:23 | 顯示全部樓層
感謝yatiman的回覆,1 _0 J; k: N$ R, J
不過我想知道一般曲線都長怎樣,如果ESD是一般只用nmos的電路?
  o! _5 U' u( m! B4 R  r有範例可循嗎?
( i1 Q& c- V( L* R1 U6 M1 p. a謝謝
發表於 2009-6-23 09:46:33 | 顯示全部樓層
您可以看一些论文,里面都会给出I-V曲线图,一看便知!很好理解它的意义!
發表於 2009-6-25 12:08:24 | 顯示全部樓層
量測I-V Curve只是為了當作判讀Pass/Fail的標準/ `! J3 l# E4 T, T( x( a2 I6 e8 ~
. H* K* W  s' G1 j8 V+ O+ y
[ 本帖最後由 alab307 於 2009-6-25 12:09 PM 編輯 ]
發表於 2009-7-7 00:31:18 | 顯示全部樓層
一般ESD會先量測試路徑未受ESD stress前的I-V curve3 k: d  s+ t. o9 _4 p
與受ESD stress後的I-V curve做是否SHIFT 30%來判斷是否FAIL
. l6 i. n6 O4 _- w0 T! v& V就MOS來說 常見到的是接面崩潰的曲線1 B; w6 m/ k1 G5 O" W+ b- }
受ESD stress後 曲線會向Y軸中心飄移
) s9 d8 ?- A$ V8 h7 c. n: ]超過30%及判定失效

評分

參與人數 1 +2 收起 理由
hyseresis + 2 大大願意分享出來 真的好棒唷!!

查看全部評分

 樓主| 發表於 2009-7-9 10:02:53 | 顯示全部樓層
請問樓上大大(dylan8):" r% c% J8 t' W+ u+ O8 g" a
stress前 是指封裝前嗎?
* G& B. {0 o0 X0 t* s. C: R接面崩潰的曲線向Y軸中心飄移,可否有圖可以參考參考??
4 z# B( A' n3 _, T謝謝
發表於 2009-7-16 21:29:03 | 顯示全部樓層
在做 I-V curve trace 時,會把 power 和 ground 接到地,然後在測試 pin 上施加正負電壓。
  s' ?. I3 n2 }如果你的 esd protection 為對 power GGPMOS 和對 ground GGNMOS 的架構。就會看到電壓向正方向和向負方向
8 i5 s: |1 v& d1 A電流分別是兩個forward的diode特性。如果是對 ground GGNMOS 的架構,電壓正方向,電流表現出 diode reverse2 J7 D2 v* m3 d; E3 G1 }
bias 的特性。通過比較 esd zapping 前後 pin 的 I-V curve 就可以判斷出pin是否在此 esd # J* W+ t9 a- U$ e* Q: j
電壓下 fail or pass.

評分

參與人數 1 +2 收起 理由
hyseresis + 2 大大願意分享出來 真的好棒唷!!

查看全部評分

發表於 2009-7-17 16:02:53 | 顯示全部樓層
封裝後的IV curve" p& j# g1 s- R% \8 H; Z: [
sorry 我不會貼圖.." N# i8 L8 `0 I2 z; \" w
再簡單的說即
. ~0 K% r6 m4 R/ |4 \7 ]測試前後curve
+ H2 F4 z/ s8 Z1 p8 h! F; U# b$ Pshift 超過30%便判定失效
發表於 2009-7-18 01:34:10 | 顯示全部樓層
You can check JESD22-A114F. It's free. You can download it(http://www.jedec.org) and know the detail of test requirement.& ]* t' X" W  \  a
+ N/ z6 T% ^1 M" G! h
As for why need to measure the IV curve, it is because this method is the fastest way to detect whether your IC is damaged by ESD stress or not(compare with ATE). but you should always use ATE to check your IC after ESD stress. 3 a, Q9 y+ B( [+ C" [; F2 j! ?$ K0 d# ]

; Y/ M* p. J8 Z! ^+ w- m6 mHope this help

評分

參與人數 1 +1 收起 理由
hyseresis + 1 Thank!

查看全部評分

發表於 2015-4-25 19:08:36 | 顯示全部樓層
感謝長知識了……6 Y# T. q+ \- C2 u2 k& @7 `8 X7 ^
之前有遇到打完ESD後元件老化,
, w' w  ~" J* O; v/ K原來是已經被stress了
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |才庫事業群

GMT+8, 2022-10-3 07:57 PM , Processed in 0.098005 second(s), 22 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表