How verilog HDL to schematic?

jerryyao

原帖由 hycmos 於 2009-5-26 10:55 AM 發表
, L8 _/ r- x& v6 T  z' m( \, W7 dsieg70,
. k+ s% n/ ?# [3 G0 v  z  m
該算是ASCI.其實我做的是數模mix的IC chip,其中analog部分占大部分,少部分是digital的,就是這少部分的digital需要被synthesis成實際的NOT/NAND/DFF/這些cell.
1 [( T: Y5 ~: k* x% w: ]我們現在使用一家fab的lib文件,采用DC來syn ...

cadence rtl compiler 及 magma,mentor的工具都是其他選擇。
2 a) s; s1 q- ?此外，目前的synopsys還有其他選擇喔。