CP 和封裝 一問

Feng0730

最近有聽到wafer 經cp 測試過後會造成針痕 , 而這些針痕會影響以後的封裝良率,
聽說這協針痕會造成金線打上pad後容易造成金線脫落,不知是否真的會這樣,如果真的會造成封裝良率問題,
1 K; V! f2 V0 C" }) y- z9 F不知是否有大大可以分享這方面的經驗,或是有規範有這方面的指導

sungmao

晶片在經由CP測試之後確實會在pad上留下痕跡。在金線鎊線過程之中，需提供熱及超音波震盪於金線與pad上形成共晶鍵結結構，針痕會影響鍵結力度，故有製程參數之拉力測試。不良的鍵結力度，在晶片上板開始工作時因熱能與不同材料間熱膨脹係數，應力形變會對鍵結金球產生拉力，使鎊線斷線！
0 Y# Z$ S* f( S1 U4 e" {# G可以找一下JEDEC是否有相關規範，各測試廠亦會有其規範或經驗值！

semico_ljj

一般不用这么担心吧