想問一下DE2-70的問題~!

zero183642

我在試驗DE2-70的時候,發現有些範例程式在進行編譯的動作時
: }. @  _1 L  H1 \# z會出現這種錯誤

& `1 N5 r& Z* ~: f% F" Y3 B; ]Error: Can't fit fan-out of node DE2_70_SOPC:sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0 into a single clock region

想請問各位前輩知道這是什麼問題嗎?因為我是要做嵌入式影像的,偏偏只要有關於影像的程式都會跑這行錯誤
影像的輸出源是 友晶在賣的 D5M
$ p6 W/ W3 A, b7 J* sQuartus II的部分原本我認為是我軟體的問題,所以我又重新安裝一次
/ y0 o' s  x: U4 j% Q0 B但還是會出現這種問題

同樣的軟體我有去編譯另一塊板子的程式碼,是Stratix II系列的
% m: p* ^( ^. d# ~3 ^) p是可以編譯完成且可以下載到版子的
所以想要請問各位前輩,這是什麼問題呢?

tommywgt

找FAE問吧!
1 ]! U: Q- {" E: K我猜是FPGA內部routing resource的限制

: w' C/ F" T/ d8 g  ]小小的修改一下code應該就可以了, 但是最好是找個有經驗的FAE直接幫忙debug比較快...

zero183642

嗨..你好
對於這個嘛..
4 k5 {3 A7 a+ x; {3 O. [我有直接寫信去友晶問了
$ D$ d. i! c# ^4 S4 p9 e只是他還沒有給我回覆
但這個問題已經解決了
- V9 r0 [2 F; _) b2 ^我聽我朋友說他之前也有過這個問題
8 V$ f; M  b  _/ A4 M但是更換Quartus II的版本之後
9 o" E+ n- C! S, I就可以得到解決了
& `+ r6 L- y9 z+ K原先是用 7.2SP1
7 I3 a* o+ c  g! q5 A2 ^我看他用8.1編譯是可以的
我現在更換網路授權版本9.0也是OK的
雖然我也有去查Quartus help
但是程式是友晶那邊寫的,加上自己是verilog的初學者
! }2 T2 j" }( @: g" F# Z/ d所以沒有辦法解決這個問題ˇˇ
% w1 L% K/ |% n" g1 C1 |4 V因為如果可以的話,我還是希望能夠繼續用7.2的