Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18494|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local]
' X. ~, v  r6 x$ L. ~看一下有沒有用^^ , e# F; T; q$ S  Z2 h
我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..
9 x4 W; ~, ^2 U3 n- d$ W5 ]& ^  ~5 i  j9 j
所以建立過behavior model
6 F1 S# \5 S* |$ t
9 g  Y- y, [* X# E7 i希望對你有幫助....
  }" Q. E0 H. y) I& ?6 T0 y5 K4 A* m5 p9 _
若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用
. ]  N0 y! a6 s/ i9 z8 B% w' |http://www.mathworks.com/matlabcentral/fileexchange/
$ M# I5 p# y# m+ ]* j6 T, t- e搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!
+ h, s' H1 Q+ O% m. w) f* ~/ A) R& X3 Y9 F" j8 F$ \
先抓來看看喔~4 ]/ `  L3 t. T7 V  g) b2 N# ?4 ~
) {) |: l( t4 c0 x; G& |
感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」: {+ B$ Y# @& w& V4 w7 t* m
裡面都有對simulink model 有所著墨。7 G& i6 s5 l6 w8 F6 O
另外,我發現不只有simulink可以做behavior的模擬
0 h# r* }. E' R' Z0 _; p! {6 f在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的2 P5 m7 P! S% i3 R5 o
behavior model喔!
8 t( Q( E- k* o) @% W. R& q; q" @7 @- k: |
你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错
5 Y' N, C& D0 J( t9 Z' F不知道对你有没有用?
$ J: B- O6 M% b. w7 rAnalog / Mixed Signal Examples
! E  }& l# X* U; _/ g- ]; \" y* I) j! ^! u
Behavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples7 ]2 Z; W  d: Y% @, m

" Z0 O& R" d/ B  v6 F( `' |Behavioral Models of ADCs& [& l7 }. Z' \! I0 `% j% @
\ams\sampling\; sampling_101;- L4 `1 x9 p4 O' O
     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    
' I9 D" a$ O8 N" n4 g     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    " @, m. I  P0 n4 a, I( G" C
     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    
+ C' U. ]. b' Y1 q3 @+ j  * R* K0 X( W1 @& }
Behavioral RF
0 m2 B' O6 ?% A* W' |" \% {     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;: \4 V# g) O& _$ q% L6 Y: \4 T
     . `2 o4 W6 B9 ?
PLLs
9 S' ^9 o4 y9 N- w! X     VCO with phase noise                                                              $ cd
- S- `5 _% p) g7 m     Pll  with freq domain instruments                                                 $ cd \ams\pll;
; h' W# ~0 n/ ?     Pll  fractional with analog compensation                                          $ cd \ams\pll; 1 U0 _- m- w$ A4 I# ]& u
     Pll  fractional with digital compensation                                         $ cd \ams\pll; 6 ]) q) l- b/ C3 ~4 g" D
     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll;
; S, Z1 E+ O! B; ^5 V7 F7 e     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;       , N0 m2 G9 F# ]  i, ]
     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM 3 L1 L0 O( F' t* f8 S* F/ l
/ o- x4 ~, _3 V) y. U; |% f* n  f

0 S( ]  R, t; O    謝謝分享
3 m- I4 R2 s6 o% y, Jdesign 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享
5 {! C5 _! t/ k8 g+ X: odesign 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE3 w" L8 ]8 c+ C* {
才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM
# N5 H' Y6 e5 r* Q$ [1 P( W, G7 {4 s- w' A5 D* n2 u

6 |9 g6 g& {; M* M, k    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-17 12:49 PM , Processed in 0.140518 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表