Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18501|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local]9 _: b- b3 }2 P2 X! i; h0 H  z
看一下有沒有用^^
$ w3 _: I' q1 g( s0 r6 u我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..
" M" K% j( F/ q
" L! V: V& S. L3 c0 k6 \所以建立過behavior model$ Z- E: ?' @- Y; \

% ~- B7 g/ _: }: e6 p7 j希望對你有幫助....
. ]  t' t$ x2 s  q
! ]) n# @. m( S7 q" u, v) J+ s/ |6 O, [若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用
3 a8 X. ~5 n2 n- T; vhttp://www.mathworks.com/matlabcentral/fileexchange/
- e; w% Q, g4 s# `; @8 \+ {搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!8 F8 H- K' [. Z  v5 F. `
) G  a7 h$ ^+ Q  d' w$ E
先抓來看看喔~
% \, z" Q. L, ^4 V
3 g) a* v& J( d% h感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」$ q4 N' |% a  A5 Q$ G
裡面都有對simulink model 有所著墨。8 l# V5 C, W# E0 y4 K. H# n
另外,我發現不只有simulink可以做behavior的模擬& w# u3 l/ P) p5 ?" \$ N8 R
在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的
1 o4 C2 O' l3 L7 Nbehavior model喔!
. a  P$ z5 I. i* ~% P. g" C( f) ?- [2 Z8 q: S+ G
你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错
% n- G7 F: q& Q3 m不知道对你有没有用?) y+ D) F5 |1 h) Y& @" w6 r7 }
Analog / Mixed Signal Examples, j) d! P  M2 R: Z* F

/ O5 M! v+ @: b: z/ T( S5 TBehavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples
: G/ |+ Y5 X: u- Q1 x) J6 p5 P$ b, O$ g
Behavioral Models of ADCs
+ k6 X( H1 H- l/ @' [+ E" Q# t\ams\sampling\; sampling_101;
' z) D* Z9 M/ B- V     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    # ]( q, \2 u" p# x8 @# P1 J7 `
     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    * m; N! z0 ~3 R5 K7 X
     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    
+ y. k0 x# h, z/ g  
& d- A0 G0 h4 F# fBehavioral RF/ v/ D2 [/ [9 u/ q/ E' k  l; [
     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;$ T5 ^& [+ R. a2 N, O8 D
     
" n+ G" L9 }& J2 ~6 YPLLs
' D, z! ~' s% O7 i     VCO with phase noise                                                              $ cd 9 H9 m1 A8 t! l- `
     Pll  with freq domain instruments                                                 $ cd \ams\pll; ' X) V6 K* t1 M& Y% y* g' m: B% x, E
     Pll  fractional with analog compensation                                          $ cd \ams\pll; 3 j% @$ c1 Z6 y: m$ m, X
     Pll  fractional with digital compensation                                         $ cd \ams\pll;
: ?/ U  l/ o" f0 o     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll; , v8 L7 ~. \+ a/ {! K! {6 B  a
     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;       / K% I9 ]; k9 H) v3 O$ ^; I
     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM
4 O* O# _" z6 h" e4 ^  s9 ?2 C, G/ |+ b. \! W& F5 _

7 I; y# b) x+ C4 D2 B# L    謝謝分享
% I. u8 J. I8 mdesign 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享3 a7 }+ b* ?% W2 n" K7 C
design 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE
! @; l6 n6 H4 C  S5 E, ]才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM
! K: U. E2 [2 b9 [+ d% ]* [- A+ D2 i% u1 ~# I; z! D

; H: K+ n) \( V3 _  \3 E    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 03:20 PM , Processed in 0.127516 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表