設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 請教FPGA差動輸出的問題
返回列表 發新帖
查看: 4243|回復: 3
打印 上一主題 下一主題

[問題求助] 請教FPGA差動輸出的問題

[複製鏈接]
1#
發表於 2009-5-6 18:41:20 | 顯示全部樓層
直接使用的話，skew 的問題要特別考慮
0 M2 B& Z2 W- g2 q另，一般 fpga，有現成的 differential io 可以用" ~+ P" d3 h: h# ]& `! _- m7 l  |
不過如果是 500 MHZ 的話，可能要挑一下了 ???
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 08:00 AM , Processed in 0.101013 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表