設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 請教FPGA差動輸出的問題

發新帖

查看: 4239|回復: 3

上一主題

下一主題

[問題求助] 請教FPGA差動輸出的問題

1^#

發表於 2009-8-17 10:52:50 | 顯示全部樓層

千萬不能這樣用
在高蘋上面你必須考慮兩個部份
外部PCB必須等長
內部在LVDS buffer 之前的routing
不然你會q到死

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-14 02:49 PM , Processed in 0.101006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表