p+ poly電阻圍nwell的用意？

andyfan66

我想知道外面圍一圈NWELL
* C+ Q8 V' s* c6 m" y
6 ]; B. G+ I' }( [! W8 ?# }是指外面圍一個中空的nwell，而里面圍著的PPOLY還是放在P-SUB上
( t- t  }; l4 A9 e) x% L
! n( e# r7 g7 p; N1 o5 c0 d# {4 y7 Q還是指這個p-poly電阻是畫在nwell里面的？

andyfan66

原帖由 alai 於 2009-5-5 09:28 AM 發表
畫在NWELL�面，就是你畫的下麵那個圖所示。。。。。。。。。。。。。。

9 D. P* e$ }1 o: ?4 {
7 E0 E$ j. ~8 Y' c) C# x
如果是劃在NWELL里面
# v/ h# ?% L: T* d, p, _" K
哪我的看法是，雖然有隔離噪聲的因素在里面。但是更重要的因素，要去看FAB的layer generation file了，很多時候，由于不是所有的層次都是畫出來的，比如LDD是靠幾個drawing layer產生出來的。
所以畫在nwell里面的ppoly電阻和劃在襯底上面的pploy電阻的阻值很可能是不一樣的，這個和FAB有關，而這才有可能是制定這條規則，讓ppoly電阻一定要放在nwell里面的重要原因。

至于噪聲，如果不是高頻的應用，由于ppoly電阻是放在STI上面的，哪么厚的氧化層，那么小的電容，所耦合上來的噪聲，我認為和電阻本身的噪聲相比，是微不足道的。